Pat
J-GLOBAL ID:200903039471394245

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1994150241
Publication number (International publication number):1996017948
Application date: Jun. 30, 1994
Publication date: Jan. 19, 1996
Summary:
【要約】【目的】高耐圧のゲート絶縁膜を有し、かつ高集積化,高信頼化をはかり得るMOSトランジスタの製造方法を提供することにある。【構成】 MOSトランジスタの製造方法において、シリコン基板10上にゲート酸化膜を介して第1層多結晶シリコン膜15を形成したのち、島状パターンをマスクに第1層多結晶シリコン膜15を選択エッチングし、且つ基板10を選択エッチングして素子分離用溝11を形成し、次いで素子分離用溝11内にCVD酸化膜12を埋め込み形成し、次いで全面に第2層多結晶シリコン膜20を形成し、次いで第1層多結晶シリコン膜15上を通るライン状パターンをマスクに第2層多結晶シリコン膜20及び第1層多結晶シリコン膜15を選択エッチングすることを特徴とする。
Claim (excerpt):
半導体基板に島状の素子形成領域を囲むように形成された素子分離用溝と、この溝内に埋め込まれた素子分離用絶縁膜と、前記基板の素子形成領域上の一部にゲート絶縁膜を介して形成され、且つ両端が前記素子分離用溝とセルフアラインで形成された第1層導電膜と、この第1層導電膜及び前記素子分離用絶縁膜上に形成された第2層導電膜とを具備してなることを特徴とする半導体装置。
IPC (5):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/76 ,  H01L 29/78
FI (3):
H01L 29/78 371 ,  H01L 21/76 L ,  H01L 29/78 301 R
Patent cited by the Patent:
Cited by examiner (8)
  • 半導体装置およびその製造方法
    Gazette classification:公開公報   Application number:特願平3-325742   Applicant:株式会社東芝
  • 特開昭62-092470
  • 特開平3-142933
Show all

Return to Previous Page