Pat
J-GLOBAL ID：200903039560578856

剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法

Inventor：
クリステル・ラガエ

About クリステル・ラガエ

, 
ベルナール・アスパー

About ベルナール・アスパー

, 
オーレリー・ボーモン

About オーレリー・ボーモン


Applicant, Patent owner：
コミツサリア タ レネルジー アトミーク

About コミツサリア タ レネルジー アトミーク


Agent (4)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
Gazette classification：公表公報
Application number (International application number)：2005500039
Publication number (International publication number)：2006502593
Application date： Oct. 03, 2003
Publication date： Jan. 19, 2006
Summary：
本発明は、剥離可能な半導体基板を形成するための方法に関するものであって、-マイクロキャビティおよび/またはマイクロバブルを含有した脆弱化層(4)を形成し得るような条件下で基板(1)内へとガス種を導入し、これにより、基板の脆弱化層(4)と一表面(2)との間に、半導体材料からなる薄膜を規定し;-基板を熱処理することにより、脆弱化層(4)の脆弱化度合いを増大させ、この場合、この熱処理を、基板(1)の一表面(2)がブリスタといった形態で局所的に変形させる程度のものとし、なおかつ、薄膜の剥離を引き起こさない程度のものとし;-基板の一表面上において半導体材料(6)のエピタキシャル成長を行い、これにより、薄膜上に少なくとも1つのエピタキシャル成長層を形成する。
Claim (excerpt)：
剥離可能な半導体基板を形成するための方法であって、 -マイクロキャビティおよび/またはマイクロバブルを含有した脆弱化層(4)を形成し得るような条件下で基板(1)内へとガス種を導入し、これにより、前記基板の前記脆弱化層(4)と一表面(2)との間に、半導体材料からなる薄膜を規定し; -前記基板を熱処理することにより、前記脆弱化層(4)の脆弱化度合いを増大させ、この場合、この熱処理を、前記基板(1)の前記一表面(2)がブリスタといった形態で局所的に変形させる程度のものとし、なおかつ、前記薄膜の剥離を引き起こさない程度のものとし; -前記基板の前記一表面上において半導体材料(6)のエピタキシャル成長を行い、これにより、前記薄膜上に少なくとも1つのエピタキシャル成長層を形成する; ことを特徴とする方法。
IPC (4)：
H01L 21/02 ,  H01L 21/20 ,  H01L 27/12 ,  H01L 21/265
FI (4)：
H01L21/02 B ,  H01L21/20 ,  H01L27/12 B ,  H01L21/265 Q
F-Term (19)：
5F152LL02 ,  5F152LL12 ,  5F152LM02 ,  5F152LM03 ,  5F152LP01 ,  5F152LP04 ,  5F152LP08 ,  5F152LP09 ,  5F152MM11 ,  5F152MM13 ,  5F152NN03 ,  5F152NN12 ,  5F152NN14 ,  5F152NN19 ,  5F152NN20 ,  5F152NN30 ,  5F152NP13 ,  5F152NQ03 ,  5F152NQ12
Patent cited by the Patent：
Cited by applicant (9)
  • 仏国特許出願公開第2 681 472号明細書
  • 米国特許第5,374,564号明細書
  • 仏国特許出願公開第2 748 850号明細書
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM