Pat

J-GLOBAL ID：200903039620100616

不揮発性メモリの消去及びプログラミング検証回路

Inventor： リン、チェン-レア ,  ユウ、トム ダン-シン ,  チャオ、リァン
Applicant, Patent owner： マクロニクス インターナショナル カンパニイ リミテッド ,  日本鋼管株式会社
Agent (1)： 瀧野 秀雄 (外2名)
Gazette classification：公表公報
Application number (International application number)：1995500574
Publication number (International publication number)：1997502823
Application date： May. 28, 1993
Publication date： Mar. 18, 1997
Summary：

【要約】メモリセルと、リファレンスセルと、アドレスされたメモリセルと前記リファレンスセルに応答するセンス回路とを有し、読出しモードにおいて読出し電位が前記選択されたメモリセルのゲートに、またリファレンス電位がリファレンスメモリセルのゲートに供給されるフラッシュEPROM集積回路等の不揮発性メモリ装置において、前記プログラム可能なメモリセルの状態の検証は、(1)アドレスされたプログラム可能なメモリセルのゲートに第1の検証電位を供給し、(2)前記リファレンスセルのゲートに前記第1検証電位とは異なる第2の検証電位を供給する、ことにより行なう。セル電流はゲート電圧に密接に関係しているから、メモリセルとリファレンスセルに異なるゲート電圧を与えることはセンス比を調整することと同じである。この方法をプログラム検証に適用した場合、リファレンスセルに印加する第2の検証電位は前記アドレスされたプログラム可能なメモリセルに印加する第1検証電位よりも低い。消去検証に適用する場合、第2検証電位は第1検証電位よりも高い。

Claim (excerpt)：

制御端子をもつプログラム可能なメモリセルと、 制御端子を持つ少なくとも1つのリファレンスメモリセルと、 アドレスされたプログラム可能なメモリセル及び前記少なくとも1つのリファレンスメモリセルに応答するセンス回路と、 読出しモードにおいて前記プログラム可能なメモリセルの制御端子に供給される読出し電位と前記リファレンスメモリセルの制御端子に供給されるリファレンス電位を有する不揮発性メモリ装置における、 プログラム可能なメモリセルの状態を検証する方法であって、 第1の検証電位をアドレスされたプログラム可能なメモリセルの制御端子に供給し、 前記第1の検証電位とは異なる第2の検証電位を前記少なくとも1つのリファレンスセルの制御端子に供給することを特徴とする方法。

Patent cited by the Patent：

Cited by examiner (4)

• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平3-192987   Applicant：富士通株式会社
• 特開平2-227900
  
• 特開昭61-222093
  
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平4-046563   Applicant：株式会社東芝