Pat
J-GLOBAL ID：200903039739529181
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
吉田 研二 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993090222
Publication number (International publication number)：1994302781
Application date： Apr. 16, 1993
Publication date： Oct. 28, 1994
Summary：
【要約】【目的】 DRAMセル等において縦型超薄膜トランジスタに同様の形状のキャパシタを組み合わせトランジスタ及びキャパシタの両方の面積を減少させ、超微細化を可能とする半導体装置を提供する。【構成】 基板10の上部には突出部20が形成されており、この突出部20にドレイン領域22、ソース領域24及びこのドレイン領域22、ソース領域24に挟まれた領域にチャネル領域が形成されている。また、チャネル領域の表面のゲート酸化膜の上にゲート電極32が形成され、突出部20にトランジスタが形成されている。また、ドレイン領域22の上面のみならず両側壁及び素子領域間の底面を覆うように蓄積電極40、絶縁体42及びプレート電極44を形成したキャパシタを有している。このため、キャパシタの有効面積は増加し、Si突出部20にセル・トランジスタとセル・キャパシタを同時に形成するDRAMセルを実現できるので、超高集積度のDRAMを製造することができる。
Claim (excerpt)：
半導体基板上に素子領域を突出形成し、ここにソース領域と、ドレイン領域と、該ソース領域及びドレイン領域間にチャネル領域と、を設け、そのチャネル領域に絶縁体膜を介して電界を印加するゲート電極を設けた電界効果トランジスタを有する半導体装置であって、前記素子領域のドレイン領域またはソース領域の側方の素子領域を延長すると共に、この延長部を誘電体層を介しプレート電極で覆うことによりキャパシタを有することを特徴とする半導体装置。
Patent cited by the Patent：
Return to Previous Page
