Pat

J-GLOBAL ID：200903039789308461

能動フィルタ回路

Inventor： 柴田 大彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993037691
Publication number (International publication number)：1993347537
Application date： Feb. 26, 1993
Publication date： Dec. 27, 1993
Summary：

【要約】【目的】LSI内蔵能動フィルタ回路の特性に与えるCRの絶対値のばらつきの影響を低減し、高精度のフィルタを無調整で得る。【構成】演算増幅器21と、容量素子C20と、互いに直列に配置された抵抗器R20〜R23と、制御信号CTにより抵抗器R20〜R23の選択制御するスイッチ回路22とを備え容量素子C20と所定の時定数を呈する可変抵抗回路とを含み半導体基板内に形成された能動フィルタ回路20を備える。容量素子C20と同一の工程を経て上記基板内に形成された容量素子C10と、抵抗素子R10と、比較電圧ERと容量素子C10の充電電圧ARとを比較し出力Aを生ずる比較器13と、クロックパルスCKと出力AとのAND出力Bを生ずるAND回路14と、プローブパルスRによりリセットされ出力Bをカウントするカウンタ回路15と、カウンタ回路15の出力を制御信号CTに変換してスイッチ回路22に供給するエンコーダ16とを含む時定数検出回路10とを備える。

Claim (excerpt)：

第1および第2の入力端子とこの第2の入力端子に結合された出力端子とを有する演算増幅器と、前記第1の入力端子と基準電位点との間に挿入された第1の容量素子と、複数の部分抵抗器およびこれら部分抵抗器対応の複数のスイッチ手段を含み制御信号に応答して駆動された前記スイッチ手段の導通/非導通状態により変化する抵抗値を呈するとともに入力信号を前記第1の入力端子に導き前記第1の容量素子との協動により所定の時定数をもつ可変抵抗器手段とを含み半導体基板内に形成された能動フィルタ回路において、前記第1の容量素子と実質的に同一の工程を経て前記半導体基板内に形成され一方の端子を前記基準電位点に接続された第2の容量素子と、プローブパルスの供給を受けるプローブ入力端子と前記第2の容量素子の他方の端子との間に挿入された抵抗素子と、電源電圧から比較基準電圧を生ずる分圧手段と、前記比較基準電圧と前記第2の容量素子の前記他方の端子の電圧とを比較する電圧比較手段と、クロックパルスと前記電圧比較手段出力とのAND出力を生ずるAND回路と、前記プローブパルスによりリセットされ前記AND出力をパルスカウントするカウンタ回路と、このカウンタ回路の出力を2進符号に変換し前記制御信号として前記可変抵抗器手段に供給するエンコーダとを含む時定数検出回路をさらに備えることを特徴とする能動フィルタ回路。