Pat
J-GLOBAL ID：200903039790261169

半導体集積回路装置

Inventor：
澄田 仁志

About 澄田 仁志


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2002147125
Publication number (International publication number)：2003338538
Application date： May. 22, 2002
Publication date： Nov. 28, 2003
Summary：
【要約】【課題】側面の分離にpn接合分離を用い、チップ面積を縮小化し、低コストの半導体集積回路装置を提供する。【解決手段】SOI基板もしくは埋め込みエピタキシャル基板に形成したn分離領域51aおよびp分離領域51bをnウエル領域、pウエル領域として用い、この分離領域51a、51b内にpソース領域、nソース領域を形成することで、チップ面積を縮小化し、低コスト化を図る。
Claim (excerpt)：
第1半導体層および第2半導体層と、該2つの半導体層の間に介在する第1分離領域と、前記第1半導体層の表面から前記第1分離領域に達し前記第1半導体層と逆の導電形の半導体領域で形成される第2分離領域と、前記第1分離領域と前記第2分離領域に囲まれ、複数個に分割される前記第1半導体層の分割領域と、前記第2分離領域の表面層に形成される該第2分離領域とは逆の導電形の第1領域と、該第1領域と前記分割領域に挟まれる前記第2分離領域上にゲート絶縁膜を介して形成されるゲート電極と、前記第1領域上に形成される第1主電極と、前記分割領域の表面層に選択的に形成される該分割領域と同一導電形もしくは逆の導電形の第2領域と、該第2領域上に形成される第2主電極とを具備することを特徴とする半導体集積回路装置。
IPC (9)：
H01L 21/761 ,  H01L 21/762 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/04 ,  H01L 27/08 331 ,  H01L 27/08 ,  H01L 27/088 ,  H01L 29/786
FI (7)：
H01L 27/08 331 D ,  H01L 27/08 331 E ,  H01L 21/76 J ,  H01L 27/04 A ,  H01L 21/76 D ,  H01L 29/78 621 ,  H01L 27/08 102 A
F-Term (30)：
5F032AA06 ,  5F032AB01 ,  5F032AB02 ,  5F032BB06 ,  5F032CA17 ,  5F032CA20 ,  5F032CA24 ,  5F038CA02 ,  5F038CA05 ,  5F038CA06 ,  5F038EZ06 ,  5F038EZ20 ,  5F048AA05 ,  5F048AB07 ,  5F048AC03 ,  5F048BA12 ,  5F048BA16 ,  5F048BH01 ,  5F048BH04 ,  5F110AA04 ,  5F110AA09 ,  5F110BB12 ,  5F110CC02 ,  5F110DD01 ,  5F110DD12 ,  5F110GG34 ,  5F110GG52 ,  5F110HM12 ,  5F110NN65 ,  5F110QQ17
Patent cited by the Patent：
Cited by examiner (4)
  • 特開平2-078275
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平4-090728   Applicant：富士通株式会社
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平8-074225   Applicant：株式会社東芝
Show all

Return to Previous Page

TOP

BOTTOM