Pat

J-GLOBAL ID：200903039810427042

半導体装置の製造方法

Inventor： 星野 和弘 ,  駒井 尚紀 ,  田口 充 ,  瀬川 雄司 ,  由尾 啓
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1999053644
Publication number (International publication number)：2000294518
Application date： Mar. 02, 1999
Publication date： Oct. 20, 2000
Summary：

【要約】【課題】開口部や溝部といった凹部を電解めっき法に基づき導電材料で確実に埋め込み、高い信頼性を有する接続孔や溝配線を形成することを可能とする半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、(A)基体11,12上に形成された層間絶縁層13に、基体12が底部に露出した凹部14を設ける工程と、(B)凹部14内を含む層間絶縁層13上に、無電解めっき法によって第1の導電層16を形成する工程と、(C)第1の導電層16上に、電解めっき法によって第2の導電層17を形成し、以て、凹部14を第2の導電層17で埋め込む工程から成る。

Claim (excerpt)：

(A)基体上に形成された層間絶縁層に、基体の一部が底部に露出した凹部を設ける工程と、(B)凹部内を含む層間絶縁層上に、無電解めっき法によって第1の導電層を形成する工程と、(C)第1の導電層上に、電解めっき法によって第2の導電層を形成し、以て、凹部を第2の導電層で埋め込む工程、から成ることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/288 ,  H01L 21/3205 ,  H01L 21/768

FI (3)：

H01L 21/288 Z ,  H01L 21/88 R ,  H01L 21/90 A

F-Term (65)：

4M104AA01 ,  4M104BB17 ,  4M104BB30 ,  4M104BB32 ,  4M104BB36 ,  4M104DD16 ,  4M104DD37 ,  4M104DD43 ,  4M104DD52 ,  4M104DD53 ,  4M104FF16 ,  4M104FF22 ,  4M104GG10 ,  4M104GG14 ,  4M104GG15 ,  5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH15 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ15 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK18 ,  5F033KK21 ,  5F033KK33 ,  5F033MM02 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP09 ,  5F033PP15 ,  5F033PP16 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033WW02 ,  5F033XX02