Pat
J-GLOBAL ID：200903039868237863

半導体装置

Inventor：
山崎 舜平

About 山崎 舜平


Applicant, Patent owner：
株式会社半導体エネルギー研究所

About 株式会社半導体エネルギー研究所


Gazette classification：公開公報
Application number (International application number)：2002031154
Publication number (International publication number)：2003234474
Application date： Feb. 07, 2002
Publication date： Aug. 22, 2003
Summary：
【要約】【課題】 上層と下層の半導体素子の特性のばらつきを抑え、熱雑音が生じるのを防ぐことができる半導体装置の提供を課題とする。【解決手段】 層間絶縁膜を間に介して積層されている第1のTFT及び第2のTFTを有し、第1及び第2のTFTは、2つの不純物領域及び該2つの不純物領域に挟まれている複数のチャネル形成領域を有する活性層と、活性層に接するゲート絶縁膜と、ゲート絶縁膜を間に挟んで複数のチャネル形成領域と重なっているゲート電極とを有し、複数のチャネル形成領域は、ゲート絶縁膜及びゲート電極を間に挟んで互いに分離しており、第1のTFTの複数のチャネル形成領域は単結晶であり、層間絶縁膜と第2のTFTの間に下地膜が形成されており、下地膜は、第2のTFTの複数の各チャネル形成領域と、2つの不純物領域とで囲まれた領域の一部に凸部を有していることを特徴とする半導体装置。
Claim (excerpt)：
絶縁表面上に形成された2つの不純物領域及び該2つの不純物領域に挟まれている複数のチャネル形成領域を有する活性層と、前記活性層に接するゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで前記複数のチャネル形成領域と重なっているゲート電極とを有するTFTを用いた半導体装置であって、前記複数のチャネル形成領域は、前記ゲート絶縁膜及び前記ゲート電極を間に挟んで互いに分離しており、前記複数のチャネル形成領域は単結晶であることを特徴とする半導体装置。
IPC (6)：
H01L 29/786 ,  H01L 21/20 ,  H01L 21/336 ,  H01L 27/00 301 ,  H01L 27/08 331 ,  H01L 27/12
FI (10)：
H01L 21/20 ,  H01L 27/00 301 R ,  H01L 27/08 331 E ,  H01L 27/12 R ,  H01L 29/78 613 Z ,  H01L 29/78 626 C ,  H01L 29/78 627 G ,  H01L 29/78 627 D ,  H01L 29/78 616 A ,  H01L 29/78 618 C
F-Term (79)：
5F048AA04 ,  5F048AC01 ,  5F048BA09 ,  5F048BA17 ,  5F048BA19 ,  5F048BA20 ,  5F048BC11 ,  5F048BD06 ,  5F048BD07 ,  5F048BG07 ,  5F048CB01 ,  5F048CB10 ,  5F052AA02 ,  5F052BA01 ,  5F052BA04 ,  5F052BA11 ,  5F052BA18 ,  5F052BB01 ,  5F052BB02 ,  5F052BB04 ,  5F052BB05 ,  5F052BB07 ,  5F052DA01 ,  5F052DA02 ,  5F052DA03 ,  5F052DB02 ,  5F052DB03 ,  5F052DB07 ,  5F052EA11 ,  5F052EA12 ,  5F052FA06 ,  5F052FA13 ,  5F052HA04 ,  5F052JA01 ,  5F110AA07 ,  5F110AA23 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110BB07 ,  5F110BB11 ,  5F110CC02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110DD21 ,  5F110DD24 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG30 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110HM14 ,  5F110HM15 ,  5F110NN02 ,  5F110NN03 ,  5F110NN22 ,  5F110NN27 ,  5F110PP03 ,  5F110PP04 ,  5F110PP05 ,  5F110PP06 ,  5F110PP07 ,  5F110PP29 ,  5F110PP34 ,  5F110PP38 ,  5F110QQ09 ,  5F110QQ17 ,  5F110QQ19
Patent cited by the Patent：
Cited by applicant (7)
  • 特開平4-192365
  • 半導体装置およびその製造方法
    Gazette classification：公開公報   Application number：特願平6-233450   Applicant：富士ゼロックス株式会社
  • 半導体薄膜および半導体装置
    Gazette classification：公開公報   Application number：特願平10-152308   Applicant：株式会社半導体エネルギー研究所
Show all

Return to Previous Page

TOP

BOTTOM