Pat
J-GLOBAL ID：200903039875149864
ドライバ集積回路
Inventor：
Applicant, Patent owner：
Agent (1)：
山口 巖
Gazette classification：公開公報
Application number (International application number)：1992139505
Publication number (International publication number)：1993333816
Application date： Jun. 01, 1992
Publication date： Dec. 17, 1993
Summary：
【要約】【目的】シフトレジスタ回路,ラッチ回路,レベルシフタ回路などのロジック部とバッファ増幅器などの出力部とを分離して試験できるようにする。【構成】レベルシフタ回路3の各々のレベルシフタ段とバッファ増幅器回路4の各々のバッファ増幅器段との間に接続された直列アナログスイッチ回路6と、バッファ増幅器回路4の各々のバッファ増幅器段間に接続された並列アナログスイッチ回路7と、バッファ増幅器回路4のいずれかのバッファ増幅器段に接続されたバッファ増幅器信号端子10と、直列アナログスイッチ回路6と並列アナログスイッチ回路7とを相反して開閉制御するアナログスイッチ制御回路9とを設ける。
Claim (excerpt)：
入力データ信号を書き込む複数のシフトレジスタ段からなるシフトレジスタ回路と、この複数のシフトレジスタ段の各々に書き込まれた入力データ信号をそれぞれラッチする複数のラッチ段からなるラッチ回路と、この複数のラッチ段の各々のラッチ出力信号の論理値レベルをそれぞれシフトする複数のレベルシフタ段からなるレベルシフタ回路と、この複数のレベルシフタ段の各々の出力信号を受けてそれぞれドライブ出力信号を発生する複数のバッファ増幅器段からなるバッファ増幅器回路と、この複数のバッファ増幅器段の各々の出力端子にそれぞれ接続される複数のデータ信号出力端子段からなるデータ信号出力端子部とからなるドライバ回路において、前記シフトレジスタ回路の各々のシフトレジスタ段と前記ラッチ回路の各々のラッチ段との間にそれぞれ接続された複数のアナログスイッチ段からなる直列アナログスイッチ回路と、これら各々のアナログスイッチ段の出力端子間にそれぞれ接続された複数のアナログスイッチ段からなる並列アナログスイッチ回路と、前記バッファ増幅器回路のいずれかのバッファ増幅器段の入力端子に接続されるバッファ増幅器信号端子とが設けられ、別途入力されるアナログスイッチ制御信号によって、これら直列アナログスイッチ回路と並列アナログスイッチ回路とが相反して開閉されることを特徴とするドライバ集積回路。
IPC (2)：
G09G 3/36
, G02F 1/133 505
