Pat

J-GLOBAL ID：200903039961934469

電子部品の実装組立方法

Inventor： 山田 満隆 ,  卜部 利夫 ,  武藤 良児 ,  浜見 功
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991219985
Publication number (International publication number)：1993063355
Application date： Aug. 30, 1991
Publication date： Mar. 12, 1993
Summary：

【要約】【目的】本発明は表面実装部品と挿入実装部品とを同一プリント板に混載、接続する組立方法において、簡便に、しかも良好な品質のはんだ接合が得られる組立方法を実現することにある。【構成】プリフラックス処理された銅スルーホール基板に、表面実装部品と挿入実装部品とを混載するプリント板において、リフローはんだ付工程終了後、ポストフラックス塗布工程以前に、リフローはんだ付けの熱によって溶融しにくくなったプリフラックスを洗浄除去する工程を設ける。これによりポストフラックスが直接基板表面の銅回路に作用し、良効なはんだ接合を得やすくすることができる。

Claim (excerpt)：

プリフラックス処理された銅スルーホール基板に、表面実装部品と挿入実装部品とを混載するプリント板の組立方法であって、フローはんだ付のためのポストフラックス塗布工程前に、前記プリフラックスを洗浄除去する工程を付加して成る電子部品の実装組立方法。