Pat
J-GLOBAL ID:200903040024614708

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 土屋 勝
Gazette classification:公開公報
Application number (International application number):1994182900
Publication number (International publication number):1996031930
Application date: Jul. 12, 1994
Publication date: Feb. 02, 1996
Summary:
【要約】【目的】 接続孔よりも上層の配線の段差被覆性が優れていて信頼性の高い半導体装置を効率よく且つ簡略に製造する。【構成】 Ti/TiN層14及びW層15の堆積並びにW層15の全面に対するエッチングによって、これらのTi/TiN層14及びW層15で接続孔13を埋め、スパッタリング効果を有するエッチングによって、SiO2 層12上のTi/TiN層14及びW層15をオーバエッチングする。このため、スパッタリング速度の角度依存性によって接続孔13の開口部におけるSiO2 層12が増速エッチングされ、接続孔13の開口部がテーパ状になる。
Claim (excerpt):
金属層を全面に堆積させて、絶縁層に設けられている接続孔を前記金属層で埋める工程と、スパッタリング効果を有するエッチングによって、前記絶縁層上の前記金属層を除去する工程とを具備することを特徴とする半導体装置の製造方法。
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page