Pat

J-GLOBAL ID：200903040059484025

薄膜素子の製造方法

Inventor： 小川 康一
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 花輪 義男
Gazette classification：公開公報
Application number (International application number)：2000034553
Publication number (International publication number)：2001223336
Application date： Feb. 14, 2000
Publication date： Aug. 17, 2001
Summary：

【要約】【課題】 薄膜キャパシタや薄膜トランジスタ等の薄膜素子において、ヒステリシスを減少する。【解決手段】 薄膜キャパシタを製造する場合、真性アモルファスシリコンからなる半導体膜14を成膜した後に、フッ酸水溶液に浸漬することによるフッ酸処理を施す。すると、フッ酸が半導体膜14に浸透し、半導体膜14の膜質が改善され、さらに半導体膜14と絶縁膜13との界面状態も改善される。この結果、ヒステリシスが減少し、電圧の印加による容量の制御をより一層精密にすることができる。

Claim (excerpt)：

半導体膜を有する薄膜素子の製造方法において、前記半導体膜にヒステリシスを減少するための膜質改善処理を施すことを特徴とする薄膜素子の製造方法。

IPC (5)：

H01L 27/04 ,  H01L 21/822 ,  H01G 4/33 ,  H01L 29/786 ,  H01L 21/336

FI (4)：

H01L 27/04 C ,  H01G 4/06 102 ,  H01L 29/78 618 Z ,  H01L 29/78 627 Z

F-Term (31)：

5E082AB01 ,  5E082EE05 ,  5E082EE24 ,  5E082EE37 ,  5E082FG03 ,  5E082FG22 ,  5E082FG42 ,  5F038AC05 ,  5F038AC14 ,  5F038AC16 ,  5F038AV06 ,  5F038EZ20 ,  5F110AA30 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG25 ,  5F110GG35 ,  5F110GG58 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK42 ,  5F110NN12 ,  5F110NN24 ,  5F110QQ05