Pat
J-GLOBAL ID：200903040103256329
接合型電界効果トランジスタ
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994022972
Publication number (International publication number)：1995235551
Application date： Feb. 22, 1994
Publication date： Sep. 05, 1995
Summary：
【要約】【目的】初段のJ-FETの伝達特性の劣化を防ぎ、デュアルゲートJ-FETのドレイン-ソース間電流の大電流域での伝達特性を向上させる。【構成】環状の第2ゲート拡散層5を第2ゲート電極13,金属配線14および中央拡散層3aを介してシリコン基板1に接続することにより、従来例の拡散層を用いて接続するJ-FETの伝達特性の劣化を無くす。
Claim (excerpt)：
一導電型半導体基板上に形成した逆導電型のエピタキシャル成長層と、前記エピタキシャル成長層に形成して底部を前記半導体基板に接続し素子形成領域の外周を区画する一導電型のガードリング拡散層および素子形成領域の内周を区画する一導電型の中央拡散層と、前記素子形成領域のエピタキシャル層に環状に形成した一導電型の第1ゲート拡散層および前記第1ゲート拡散層の内側に環状に形成した一導電型の第2ゲート拡散層と、前記第1ゲート拡散層と前記ガードリング拡散層の間の前記エピタキシャル層に形成しソース電極を介して前記ガードリング拡散層と電気的に接続した逆導電型のソース拡散層と、前記第2ゲート拡散層と前記中央拡散層との間の前記エピタキシャル層に形成した逆導電型のドレイン拡散層と、前記第2ゲート拡散層と中央拡散層との間を電気的に接続する電極配線とを有することを特徴とする接合型電界効果トランジスタ。
IPC (3)：
H01L 21/337
, H01L 29/808
, H01L 29/80
H01L 29/80 C
, H01L 29/80 W
