Pat

J-GLOBAL ID：200903040123601634

半導体製造装置およびアッシング方法

Inventor： 東 英昭
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1998208267
Publication number (International publication number)：2000040693
Application date： Jul. 23, 1998
Publication date： Feb. 08, 2000
Summary：

【要約】【課題】段差側面のフォトレジストを効率的に除去し、さらに配線側面に不動態被膜を形成して、有機溶媒による配線側面の腐食を防止することができる半導体製造装置およびこれを用いたアッシング方法を提供する。【解決手段】反応炉1内を減圧する排気手段2と、反応炉内に放電を行うプラズマ発生手段とを有し、半導体基板3上に形成されたレジストを灰化(アッシング)する半導体製造装置において、前記プラズマ発生手段は、前記反応炉の側壁に形成された対向電極6と下部電極4とを有し、前記対向電極と前記下部電極の間を放電させてプラズマを発生させる手段であり、前記半導体基板上に形成された配線の側面に、プラズマにより不動態被膜が形成される半導体製造装置およびこれを用いたアッシング方法。

Claim (excerpt)：

反応炉内を減圧する排気手段と、反応炉内に放電を行うプラズマ発生手段とを有し、半導体基板上に形成されたレジストを灰化(アッシング)する半導体製造装置において、前記プラズマ発生手段は、前記反応炉の側壁に形成された対向電極と、前記半導体基板下部に前記半導体基板と平行に形成された下部電極とを有し、前記対向電極と前記下部電極の間を放電させてプラズマを発生させる手段であり、前記半導体基板上に形成された配線の側面に、プラズマにより不動態被膜が形成される半導体製造装置。

IPC (2)：

H01L 21/3065 ,  H01L 21/3213

FI (2)：

H01L 21/302 H ,  H01L 21/88 D

F-Term (16)：

5F004AA08 ,  5F004BA06 ,  5F004BB24 ,  5F004BD01 ,  5F004DA26 ,  5F004DB09 ,  5F004DB12 ,  5F004DB26 ,  5F004EA19 ,  5F033AA24 ,  5F033AA28 ,  5F033BA12 ,  5F033BA15 ,  5F033BA25 ,  5F033BA38 ,  5F033BA44