Pat
J-GLOBAL ID：200903040149295930
半導体装置
Inventor：
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1997225720
Publication number (International publication number)：1999054765
Application date： Aug. 07, 1997
Publication date： Feb. 26, 1999
Summary：
【要約】 (修正有)【課題】 パルス状の高電圧が印加されるPIN型構造の半導体装置を提供する。【解決手段】 不純物濃度の高いP型半導体領域1とN型半導体領域3の間に積層された不純物濃度が非常に低いI層領域2を有し、I層領域とP型あるいはN型半導体領域との接合面を露出する側面を有する半導体装置であって、ダイアモンド、ダイアモンド状カーボン、炭化シリコン、窒化アルミニウム、窒化ガリウム、インジウム窒化ガリウムの少なくとも一つを含む膜で、接合面を外部に露出する側面を被覆する。これらの材料は、耐電圧が大きく、接合面の放電による素子破壊を防止することができる。
Claim (excerpt)：
不純物濃度の高い第1の半導体領域及び第2の半導体領域の間に積層された不純物濃度の低い第3の半導体領域を有し、該第3の半導体領域と前記第1及び第2の半導体領域との接合面を外部に露出する側面を有する半導体装置において、少なくとも前記接合面を外部に露出する側面を被覆する膜を備え、該膜は、ダイアモンド、ダイアモンド状カーボン、炭化シリコン、窒化アルミニウム、窒化ガリウム、インジウム窒化ガリウムの少なくとも一つを含み、前記第1及び第2の半導体領域間に電圧が印加されるとき、前記第3の半導体領域が主電流経路となり、前記膜は主電流経路とならないことを特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 29/91 D
, H01L 31/10 A
