Pat

J-GLOBAL ID：200903040172994552

プロセッサシステム

Inventor： 中山 晴之
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 富田 和子
Gazette classification：公開公報
Application number (International application number)：1993102197
Publication number (International publication number)：1994314239
Application date： Apr. 28, 1993
Publication date： Nov. 08, 1994
Summary：

【要約】 (修正有)【目的】 システムの性能が、プロセッサ台数やメモリ容量に依存しないシステムを提供。【構成】 情報を記憶するキャッシュメモリ14を備えるプロセッサ11/12と、2以上の記憶装置16〜19と、ノード1〜9とを有するシステムにおいて、ノード2/3は、情報を読み出す際には、読み出し指示を前記伝送路へ送出し、対応する各々のノード4〜7は、読み出し指示を受けた場合には、記憶装置に記憶している情報を伝送路へ送出し、各々のノード2/3は、読みだした情報をキャッシュメモリに格納し、他のノードが当該アドレスに対する読み出し指示を送出した場合該アドレスに対応するキャッシュメモリに記憶した情報を読み出し指示をしたノードに送出。

Claim (excerpt)：

情報を記憶するキャッシュメモリを各々備える複数のプロセッサと、該複数のプロセッサの各々が読み書きできるアドレス空間を割り当てた1または2以上の記憶装置と、前記複数のプロセッサと前記記憶装置とのそれぞれに対応して設けられるノードとを有するプロセッサシステムにおいて、該各々のノードは、伝送路により他のノードとリング状に接続され、前記記憶装置に対応する各々のノードは、情報に付加されたアドレスを監視し、該アドレスが記憶装置に割り当てられたアドレスと一致するときに該情報を受信情報とする受信手段と、該受信手段で受信した受信情報に基づき、該受信情報が読み出し指示の場合には、該読み出し指示を発行したノード宛に該アドレスに対応する当該記憶装置に記憶している情報を送出し、該受信情報が書き込み指示の場合には、該アドレスに対応する当該記憶装置に該受信情報を書き込む処理を行う転送処理手段とを備え、前記複数のプロセッサに対応する各々のノードは、前記記憶装置のアドレスおよび当該アドレスへの読み出し指示/書き込み指示を含む情報を送出する送出手段と、前記プロセッサが前記アドレスを指示して当該アドレスに対応する情報の読み出し指示により読みだした際に、読みだした情報を該プロセッサに備えるキャッシュメモリに格納し、該キャッシュメモリに格納する情報のアドレスを管理する管理手段と、情報に付加されたアドレスを監視し、該アドレスが前記管理手段により管理するアドレスと一致するときに該情報を受信情報とする受信手段と、該受信手段で受信した受信情報に基づき、該受信情報が読み出し指示の場合には、前記記憶装置に対応するノードからの当該アドレスの読み出し情報の代わりに、該アドレスに対応する当該キャッシュメモリに記憶している情報を前記読み出し指示を発行したノード宛に送出し、該受信情報が書き込み指示の場合には、該アドレスに対応する当該キャッシュメモリに該受信情報を書き込む処理を行う転送処理手段とを備えることを特徴とするプロセッサシステム。