Pat

J-GLOBAL ID：200903040180729515

半導体装置およびその製造方法

Inventor： 小松 裕司
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1997169793
Publication number (International publication number)：1999017182
Application date： Jun. 26, 1997
Publication date： Jan. 22, 1999
Summary：

【要約】【課題】 高融点金属シリサイドからなるゲート電極ではその応力によってリーク電流や界面電荷の増大等を生じて、ゲート絶縁膜をはじめとしてLSIの信頼性を低下させるので、ゲート電極の厚膜化が困難であり、そのため、自己整合的に拡散層を形成することも困難となっていた。【解決手段】 半導体基板11上にゲート絶縁膜14が形成されていて、さらにゲート絶縁膜14上に、タングステンシリサイドからなる金属シリサイド膜15、ポリシリコンからなるシリコン膜16と、金属シリサイドおよび金属のうちの少なくとも1種、例えばタングステンシリサイドからなる導電膜17とが積層されて成るゲート電極18を備えた半導体装置である。上記ゲート電極18中には不純物の拡散を防止する少なくとも1層の不純物拡散防止膜が形成されているものであってもよい。

Claim (excerpt)：

半導体基板上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている金属シリサイド膜と、前記金属シリサイド膜上に形成されているシリコン膜と、金属シリサイドおよび金属のうちの少なくとも1種からなるもので前記シリコン膜上に形成されている導電膜とからなるゲート電極を備えたことを特徴とする半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/336

FI (4)：

H01L 29/78 301 G ,  H01L 21/28 301 T ,  H01L 21/28 301 A ,  H01L 29/78 301 P