Pat
J-GLOBAL ID:200903040249227266
半導体集積回路の自動配置方法
Inventor:
Applicant, Patent owner:
Agent (1):
岩橋 文雄 (外2名)
Gazette classification:公開公報
Application number (International application number):1998343898
Publication number (International publication number):2000172732
Application date: Dec. 03, 1998
Publication date: Jun. 23, 2000
Summary:
【要約】【課題】 半導体集積回路の自動配置において、最適解を求めるための計算量を削減し、また最適解が求まるための確率を向上させることを目的とする。【解決手段】 初期配置工程101で初期配置を行い、論理セル遅延量計算工程103で初期配置結果に基いてパスの遅延を計算し、バス分類工程105で論理セルの遅延のパス制約遅延に占める割合があるしきい値以上のパスを配置改善評価用パス、しきい値未満のものを駆動力改善評価用パスに分類し、配置改善評価工程106〜配置改善工程107で配置改善評価用パスがタイミング制約を満たすまで配置改善を行い、駆動力改善評価工程108〜駆動力改善工程109で駆動力改善評価用パスがタイミング制約を満たすまで論理セルの駆動力改善ないしバッファ挿入を行なうことにより、半導体集積回路の自動配置を行なう。
Claim (excerpt):
論理セルの初期配置を行う工程と、前記初期配置により形成されたパスについて前記論理セルによる遅延と配線による遅延とを分離する工程と、前記論理セルによる遅延のパス制約遅延に占める割合が、あるしきい値以上であるパスを配置改善評価用パス、しきい値未満のパスを駆動力改善評価用パスとする工程と、前記論理セルの配置改善によるタイミング改善の評価を前記配置改善評価用パスで行う工程と、前記論理セルの駆動力の改善ないしバッファの挿入によるタイミング改善の評価を前記駆動力改善評価パスで行なう工程とを含むことを特徴とする半導体集積回路の自動配置方法。
IPC (2):
FI (5):
G06F 15/60 654 N
, G06F 15/60 656 D
, G06F 15/60 656 F
, G06F 15/60 668 A
, H01L 21/82 C
F-Term (11):
5B046AA08
, 5B046BA05
, 5B046DA05
, 5B046HA01
, 5B046JA03
, 5F064BB26
, 5F064DD02
, 5F064DD03
, 5F064EE08
, 5F064EE47
, 5F064HH10
Return to Previous Page