Pat
J-GLOBAL ID：200903040252520330
炭化珪素半導体装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
伊藤 洋二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998068895
Publication number (International publication number)：1999266014
Application date： Mar. 18, 1998
Publication date： Sep. 28, 1999
Summary：
【要約】【課題】 炭化珪素を用いる場合においてもマスクのバラツキを見込んだ間隔でガードリング構造を構成することができるようにする。【解決手段】 セル領域のおけるMOSFETのp+ 型炭化珪素ベース領域3よりも、セル領域の外周部領域におけるp- 型ウェル領域21を高濃度で形成する。これにより、p- 型ウェル領域21の間隔を広げることができ、この拡がった間隔にマスクバラツキを見込むことができる。具体的には、p+ 型炭化珪素ベース領域3とp- 型ウェル領域21とを別マスクで形成する。このとき、別マスクとすることによって発生するマスクずれを考慮して接合用p- 型領域20を、p+ 型炭化珪素ベース領域3とp- 型ウェル領域21との間に配置する。これにより、マスクずれしてもp- 型ウェル領域21がベース領域3と重ならないようにできるため、p- 型ウェル領域21をフローティング状態に担保できる。
Claim (excerpt)：
炭化珪素よりなる第1導電型の低抵抗な半導体基板(1)と、前記半導体基板の上に形成され該半導体基板よりも高抵抗な第1の半導体層(2)と、前記第1の半導体層の表層部に形成された第2導電型のベース領域(3)を含むと共に該ベース領域の上に設けられたゲート電極層(8)に電圧を印加することによって電流のスイッチング動作を行うFETをユニットセルとし、該ユニットセルを複数個有してなるセル領域と、前記セル形成領域の外周部において該セル領域から所定間隔離間して該セル領域を囲むように形成された少なくとも1つの第2導電型のウェル領域(21)と、前記ウェル領域のうち最外周に位置するものの上に絶縁膜を介して配置されると共に該最外周のウェル領域と電気的に接続されており、該最外周のウェル領域よりも前記セル領域から離れる側に張り出して延設されたフィールドプレート(22)と、前記ゲート電極層と電気的に接続されたゲート電極(24)と、前記ベース領域と電気的に接続されたソース電極(10)と、前記半導体基板の裏面側と電気的に接続されたドレイン電極とを備え、前記ウェル領域は、前記ベース領域よりも高抵抗となっていることを特徴とする炭化珪素半導体装置。
IPC (2)：
FI (3)：
H01L 29/78 652 P
, H01L 29/16
, H01L 29/78 652 T
