Pat

J-GLOBAL ID：200903040260973336

半導体基板の作製方法及び半導体基板

Inventor： 市川 武史 ,  佐藤 信彦 ,  米原 隆夫
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1994205269
Publication number (International publication number)：1996070111
Application date： Aug. 30, 1994
Publication date： Mar. 12, 1996
Summary：

【要約】【目的】 半導体基板の多孔質上のエピタキシャル層成長に於て、エピタキシャル層中に積層欠陥が存在しにくく、エピタキシャル層表面の平坦性が十分で、かつ貼合わせ後にボイドが生じにくく、高温工程による変質がなく、生産性が高く、膜厚分布が良好な作製方法及びそれによる半導体基板を提供する。【構成】 単結晶基板101を多孔質化102する工程、該多孔質化した基板上に該基板の温度を制御しつつ同時にエネルギーの制御されたイオンを照射しながら堆積原子を供給することにより第1のエピタキシャル成長103を行う工程、ついでCVD法により第2のエピタキシャル成長104を行う工程、該基板を第2の基板105と貼り合わせる工程、該基板のエピタキシャル膜以外の多孔質層を含む部分を除去する工程、を含むことを特徴とする半導体基板の作製方法及びそれによる半導体基板。

Claim (excerpt)：

単結晶基板を多孔質化する工程、該多孔質化した基板上に該基板の温度を制御しつつ同時にエネルギーの制御されたイオンを照射しながら堆積原子を供給することにより第1のエピタキシャル成長を行う工程、ついでCVD法により第2のエピタキシャル成長を行う工程、を含むことを特徴とする半導体基板の作製方法。

IPC (2)：

H01L 27/12 ,  H01L 21/205