Pat
J-GLOBAL ID：200903040289090204

不揮発性半導体メモリ及びその製法

Inventor：
武田 薫

About 武田 薫


Applicant, Patent owner：
三洋電機株式会社

About 三洋電機株式会社


Agent (1)： 須藤 克彦 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996259653
Publication number (International publication number)：1998107166
Application date： Sep. 30, 1996
Publication date： Apr. 24, 1998
Summary：
【要約】【課題】スプリットゲート型メモリセルを用いたフラッシュEEPROMの高集積化を図る。【解決手段】半導体基板(1)に形成された凹部(10)と、凹部(10)の側壁部分(14)に形成されたフローティングゲート電極(8)及びコントロールゲート電極(9)と、半導体基板(1)とフローティングゲート電極(8)との間に形成された絶縁膜(6)と、フローティングゲート電極(8)とコントロールゲート電極(9)との間に形成された絶縁膜(7)と、半導体基板(1)とコントロールゲート電極(9)の選択ゲート(15)に対応する部位との間に形成された絶縁膜(6、7)と、フローティングゲート電極(8)とコントロールゲート電極(9)の間に形成されたチャネル領域(5)と、チャネル領域(5)を挟んでその両側に形成されたソース・ドレイン領域(3、4)とから構成される。
Claim (excerpt)：
半導体基板に形成された凹部と、凹部の側壁部分に形成されたフローティングゲート電極及びコントロールゲート電極と、半導体基板とフローティングゲート電極との間に形成された絶縁膜と、フローティングゲート電極とコントロールゲート電極との間に形成された絶縁膜と、半導体基板とコントロールゲート電極の選択ゲートに対応する部位との間に形成された絶縁膜と、フローティングゲート電極とコントロールゲート電極の間に形成されたチャネル領域と、チャネル領域を挟んでその両側に形成されたソース・ドレイン領域とを備えた不揮発性半導体メモリ。
IPC (6)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 27/115
FI (3)：
H01L 29/78 371 ,  G11C 17/00 307 D ,  H01L 27/10 434
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM