Pat

J-GLOBAL ID：200903040295933744

バンプ形成方法

Inventor： 村山 恵二
Applicant, Patent owner： 田中貴金属工業株式会社
Gazette classification：公開公報
Application number (International application number)：1992280908
Publication number (International publication number)：1994112211
Application date： Sep. 25, 1992
Publication date： Apr. 22, 1994
Summary：

【要約】 (修正有)【目的】 半導体素子を配線基板へ実装する際、接続部を明瞭に観察できて、位置ずれすることなく迅速且つ正確に接続できるようにしたバンプの形成方法。【構成】 ウェハー上に多数形成せる半導体素子2の周縁部にダイシングラインに沿って配列形成された電極部4上にバンプを形成するに於いて、先ずウェハーの全面にバリアメタル6をスパッタリング又は蒸着により成膜し、次に厚膜のメッキ用レジストを全面に塗布した後フォトリソグラフにより各電極部位置に電極部全体を含み且つ隣りの半導体素子側に相互に突出する形状の開口部を形成するパターニングを行い、次いでAu又はPb-Snのメッキを行って開口部にバンプを形成することから成る方法。

Claim (excerpt)：

ウェハー上に多数形成せる半導体素子の周縁部にダイシングラインに沿って配列形成された電極部上にバンプを形成するに於いて、先ずウェハーの全面にバリアメタルをスパッタリング又は蒸着により成膜し、次に厚膜のメッキ用レジストを全面に塗布した後フォトリソグラフにより各電極部位置に電極部全体を含み且つ隣りの半導体素子側に相互に突出する形状の開口部を形成するパターニングを行い、次いでAu又はPb-Snのメッキを行って開口部にバンプを形成し、次にメッキ用レジストを剥離し、さらにバリアメタルをエッチングし、次いで薄膜のカバー用レジストを全面に塗布した後フォトリソグラフにより各バンプの半導体素子上の部分のみを被うようにパターニングを行い、次にバンプの突出部下側のバリアメタルをエッチングし、然る後カバー用レジストを剥離し、半導体素子を裏面からダイシングラインに沿って切断することを特徴とするバンプ形成方法。