Pat
J-GLOBAL ID：200903040306481255
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
高田 守
Gazette classification：公開公報
Application number (International application number)：1992271488
Publication number (International publication number)：1994125011
Application date： Oct. 09, 1992
Publication date： May. 06, 1994
Summary：
【要約】【目的】 多層配線構造において、写真製版における位置合わせ精度を考慮しながら、配線の集積化を図る。【構成】 ビアホール6に形成された埋め込み金属膜7は、第1の配線3と第2の配線8とを接続する。ビアホール6の幅は、第2の配線8の幅よりも広い。【効果】 第2の配線をビアホールで太くすることなく、ビアホールでの接触を確実に行える。よって第2の配線の間隔を低減でき高集積な配線構造が得られる。またビアホールでの抵抗も低減することができる。
Claim (excerpt)：
基板と、前記基板の上方に形成された少なくとも一つの第1の配線と、前記第1の配線の上方に形成された少なくとも一つの第2の配線と、前記第1の配線と前記第2の配線とを隔離する絶縁層と、前記絶縁層を貫通して一の前記第1配線と一の前記第2の配線とを互いに接続する導電体と、を備え、前記一の第2の配線近傍における前記導電体の幅は、前記一の第2の配線の幅よりも広い半導体装置。
Patent cited by the Patent：
Cited by examiner (10)
Show all
Return to Previous Page
