Pat

J-GLOBAL ID：200903040318320834

半導体ウェハの不良解析装置及び不良解析方法

Inventor： 筒井 俊和 ,  小山 徹 ,  太田 文人 ,  向川 泰和 ,  古田 正昭 ,  益子 洋治
Applicant, Patent owner： 三菱電機株式会社 ,  菱電セミコンダクタシステムエンジニアリング株式会社
Agent (1)： 高田 守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1995101181
Publication number (International publication number)：1996293533
Application date： Apr. 25, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】 照合の精度が上がり、推定精度が向上した半導体ウェハの不良解析装置及び不良解析方法を得る。【構成】 欠陥検査装置3からの半導体ウェハの表面における異物、欠陥等の物理的な検査結果に基づく欠陥位置座標を含むデータが記憶手段10に記憶される。テスタ6からのフェイルビットデータに基づいた物理的位置座標データが記憶手段13に記憶される。フェイルビットデータに基づき追加不良領域を示すデータが追加不良領域推定手段14によって作成され、記憶手段15に記憶される。照合手段16は記憶手段13に記憶された物理的位置座標データに記憶手段15に記憶された不良モード別限定条件データを加味した補正物理的位置座標データを作成し、この補正物理的位置座標データと記憶手段10に記憶された欠陥位置座標データとを照合する。その照合結果に基づき不良解析する。

Claim (excerpt)：

複数の工程を有した製造ラインの各工程毎に半導体ウェハの表面における異物、欠陥等の物理的な検査結果に基づく欠陥位置座標を含むデータと、上記製造ラインにて製造された半導体ウェハの各チップのメモリセルについての電気的特性のテスト結果に基づくフェイルビットデータとを受け、上記フェイルビットデータに基づき追加不良領域を示す不良モード別限定条件データを作成するとともに、上記フェイルビットデータに基づく不良の位置を示す物理的位置座標データに上記不良モード別限定条件データを加味した補正物理的位置座標データを作成し、この補正物理的位置座標データと上記欠陥位置座標を含むデータに基づく欠陥位置座標データとを照合してその照合結果を出力する解析装置を備えた半導体ウェハの不良解析装置。

IPC (4)：

H01L 21/66 ,  G01N 21/88 ,  G01R 31/26 ,  H01L 21/02

FI (4)：

H01L 21/66 Z ,  G01N 21/88 E ,  G01R 31/26 G ,  H01L 21/02 A