半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：若林忠
Gazette classification：公開公報
Application number (International application number)：1995215770
Publication number (International publication number)：1997064064
Application date： Aug. 24, 1995
Publication date： Mar. 07, 1997
Summary：

【要約】【課題】開口パターンの底部及び側壁下部の膜厚が減少し、それにより、ゲート抵抗が増加してしまったり、FETの信頼性が低下してしまう等の課題がある。【解決手段】絶縁膜層3上に形成された開口パターン11上に開口パターン11よりも幅の広いレジスト開口パターン12が形成されるように絶縁膜層3上に成膜されたWSi膜5上に逆テーパー形状を有する第2のレジスト膜6を形成する。

Claim (excerpt)：

半絶縁性基板上に開口パターンを形成し、該開口パターン上にゲート電極部を形成する半導体の製造方法において、前記半絶縁性基板上に絶縁膜層を成膜し、前記絶縁膜層上に第1のレジスト膜を形成し、前記第1のレジスト膜上に前記開口パターンを形成し、前記開口パターンにおける前記第1のレジスト膜及び前記絶縁膜層を除去し、前記絶縁膜層上の第1のレジスト膜を除去し、前記絶縁膜層上及び前記開口パターン上に第1の金属膜を成膜し、前記開口パターン上に該開口パターンよりも幅の広いレジスト開口パターンが形成されるように前記第1の金属膜上に逆テーパー形状を有する第2のレジスト膜を形成し、前記レジスト開口パターン及び前記第2のレジスト膜上に第2の金属膜を成膜し、前記第2のレジスト膜上の前記第2の金属膜を除去し、前記第2のレジスト膜を除去し、前記第2のレジスト膜が形成されていた部分における前記第1の金属膜を除去することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/338 , H01L 29/812 , H01L 21/28

FI (2)：

H01L 29/80 F , H01L 21/28 G

Patent cited by the Patent：

Cited by examiner (4)

特開平2-220449
特開昭63-204772
特開昭63-208278

Show all

Return to Previous Page