Pat
J-GLOBAL ID：200903040361738958
不揮発性半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
中島 洋治 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991211743
Publication number (International publication number)：1993054683
Application date： Aug. 23, 1991
Publication date： Mar. 05, 1993
Summary：
【要約】【目的】 浮遊ゲート,制御ゲート,ソース,およびドレインを有するメモリトランジスタから成るセルを備え電気的にデータの書き換え/消去が可能な不揮発性半導体記憶装置に関し,メモリトランジスタの消去特性に合わせて消去動作を変化させ,ベリファイの回数を減少させて消去動作に必要な時間を短縮させる。【構成】 セル4のデータ消去動作を制御する消去動作制御回路1,消去パルス発生回路が発生する累積消去パルス幅を制御する消去パルス幅制御回路2,セル4のデータを消去する消去パルスを発生する消去パルス発生回路3,およびセル4の消去状態を確認するベリファイ回路5を設ける。セル4のデータ消去は,消去パルス幅制御回路2が発生するパルスに基づいて,消去パルス発生回路3が発生する消去パルスを,ベリファイ回路5が消去が規定の値を満たすと判定するまで,繰り返しセル4に印加することにより行う。
Claim (excerpt)：
浮遊ゲート,制御ゲート,ソース,およびドレインを有するメモリトランジスタから成るセル(4)を備え,電気的にデータの書き換えおよび消去が可能な不揮発性半導体記憶装置において,セル(4)のデータ消去動作を制御する消去動作制御回路(1),消去パルス発生回路が発生する累積消去パルス幅を制御する消去パルス幅制御回路(2),セル(4)のデータを消去する消去パルスを発生する消去パルス発生回路(3),およびセル(4)の消去状態を確認するベリファイ回路(5)を設け,消去動作制御回路(1)は,消去動作信号を受けると消去パルス幅制御回路(2)を起動し,消去パルス幅制御回路(2)は,基本パルスを1個発生して消去パルス発生回路(3)に通知し,消去パルス発生回路(3)は,基本パルスに対応する消去パルスを発生してセル(4)に印加し,ベリファイ回路(5)は,セル(4)の消去が規定の値を満たすか否かを判定し,セル(4)の消去が規定の値を満たさない場合には消去動作継続信号を出力し,セル(4)の消去が規定の値を満たす場合には消去動作停止信号を出力し,消去動作継続信号を受信した消去動作制御回路(1)は,消去パルス幅制御回路(2)が次の動作に移るように制御し,消去パルス幅制御回路(2)は,基本パルスを所定個数発生するか,または基本パルスより幅の広いパルスを発生して消去パルス発生回路(3)に通知し,消去パルス発生回路(3)は,消去パルス幅制御回路(2)から受けたパルスに対応する消去パルスを発生してセル(4)に印加し,以後,ベリファイ回路(5)が消去動作停止信号を出力するまで,前記の動作を繰り返すことを特徴とする不揮発性半導体記憶装置。
IPC (2)：
FI (2)：
G11C 17/00 309 C
, H01L 27/10 434
