Pat
J-GLOBAL ID：200903040432230101

半導体発光素子の製法

Inventor：
筒井 毅

About 筒井 毅

, 
小倉 康太郎

About 小倉 康太郎


Applicant, Patent owner：
ローム株式会社

About ローム株式会社


Agent (1)： 河村 洌
Gazette classification：公開公報
Application number (International application number)：1999108171
Publication number (International publication number)：2000299494
Application date： Apr. 15, 1999
Publication date： Oct. 24, 2000
Summary：
【要約】【課題】 発光素子チップの周囲に凸凹を形成する粗面処理をしながら、良好なオーミックコンタクトで、かつ、電極表面へのGaなどの拡散を防止してワイヤボンディング性を向上させ得る電極を有する半導体発光素子の製法を提供する。【解決手段】 GaP基板1に、GaPからなるn形層2およびp形層3の発光層を形成する半導体積層部4を順次エピタキシャル成長する。そして、その半導体積層部4の表面にp側電極6を各チップの表面積の一部に設けられるように部分的に形成し、半導体基板1の裏面にn側電極7を形成する。さらに、ウェハをダイシングしてチップ化し、各チップの半導体積層部4の露出面を塩酸により粗面処理する。そして、このp側電極6をGaP層3とオーミックコンタクトするコンタクトメタル層6aとMo層6bとAu層6cとの3層構造により形成し、前記粗面処理を塩酸により行うことを特徴とする。
Claim (excerpt)：
GaP基板からなるウェハの表面に、GaPからなるn形層およびp形層を含み発光層を形成する半導体積層部をエピタキシャル成長し、前記半導体積層部の表面に一方の電極を各チップの表面積の一部に設けられるように部分的に形成し、前記半導体基板の裏面に他方の電極を形成し、前記ウェハをダイシングしてチップ化し、各チップの半導体の露出面を粗面処理する半導体発光素子の製法であって、前記一方の電極をGaP層とオーミックコンタクトするコンタクトメタル層とMo層とAu層との3層構造により形成し、前記粗面処理を塩酸により行うことを特徴とする半導体発光素子の製法。
FI (2)：
H01L 33/00 B ,  H01L 33/00 N
F-Term (13)：
5F041AA43 ,  5F041CA02 ,  5F041CA37 ,  5F041CA49 ,  5F041CA53 ,  5F041CA63 ,  5F041CA74 ,  5F041CA76 ,  5F041CA82 ,  5F041CA85 ,  5F041CA92 ,  5F041CB36 ,  5F041DA07
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM