Pat
J-GLOBAL ID:200903040494992776

絶縁ゲート半導体デバイスとその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 大貫 進介 (外1名)
Gazette classification:公開公報
Application number (International application number):1996038898
Publication number (International publication number):1996241987
Application date: Jan. 31, 1996
Publication date: Sep. 17, 1996
Summary:
【要約】【課題】 絶縁ゲート半導体デバイスとその製造方法を提供する。【解決手段】 絶縁ゲート半導体デバイス10は、傾斜ドーパント分布を有するバッファ層13を有して形成される。傾斜ドーパント分布は、デバイス10の逆阻止電圧を改良する一方で、スイッチング速度を維持する。
Claim (excerpt):
絶縁ゲート半導体デバイスであって:第1導電形の半導体層(11);前記第1導電形の半導体層(11)上に配置された傾斜ドーパント分布を有する第2導電形のバッファ層(13);前記バッファ層(13)上に配置された前記第2導電形の半導体層(14);前記第2導電形の半導体層(14)内に配置された前記第1導電形のドープ領域(16);および前記第1導電形のドープ領域(16)の一部の中に配置された前記第2導電形のドープ領域(17);によって構成されることを特徴とする絶縁ゲート半導体デバイス。

Return to Previous Page