Pat
J-GLOBAL ID：200903040513924361
薄膜トランジスタの製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鳥居 洋
Gazette classification：公開公報
Application number (International application number)：1993154129
Publication number (International publication number)：1994342808
Application date： May. 31, 1993
Publication date： Dec. 13, 1994
Summary：
【要約】【目的】 低温プロセスではゲート絶縁膜として良質のものが得られず、耐圧確保のためにゲート絶縁膜を厚く形成するが、このように厚膜に形成すると、イオン注入エネルギーの出力アップやこれに伴う欠点が生じる。本発明は、かかる欠点を解消して高品位の薄膜トランジスタを得ることができる製造方法を提供することを目的とする。【構成】 poly-Si膜2上に形成したゲート絶縁膜となる絶縁膜3をキャップ膜として用いるとともにゲート電極4をマスクとしてイオン注入し、ゲート電極4下の両側部分にセルフアラインによりソース・ドレイン部2a,2cを形成する工程を含む薄膜トランジスタの製造方法において、前記のイオン注入の前に上記ソース・ドレイン部2a,2cとなる領域上の絶縁膜3を薄膜化する工程を含む。
Claim (excerpt)：
半導体薄膜上に形成したゲート絶縁膜となる絶縁膜をキャップ膜として用いるとともにゲート電極をマスクとしてイオン注入し、ゲート電極下の両側部分にセルフアラインによりコンタクトドープ層を形成する工程を含む薄膜トランジスタの製造方法において、前記イオン注入の前に上記コンタクトドープ層となる領域上の絶縁膜を薄膜化する工程を含むことを特徴とする薄膜トランジスタの製造方法。
IPC (2)：
H01L 21/336
, H01L 29/784
