Pat

J-GLOBAL ID：200903040530182514

デューティ比判定回路

Inventor： 坂本 英樹
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1992142160
Publication number (International publication number)：1993315910
Application date： May. 07, 1992
Publication date： Nov. 26, 1993
Summary：

【要約】【目的】 入力信号の周期が急激に変化する場合でもデューティ比を判定できるデューティ比判定回路を提供する。【構成】 PWM(Pulse Width Modulation,パルス幅変調)回路2から発生したPWM波と入力信号線1との論理積信号によりアップダウンカウンタ6のカウント動作を制御し、アンダーフロー信号をラッチ回路10で保持することによりデューティ比を判定する。

Claim (excerpt)：

所定のデューティ比を有するPWM(Pulse Width Modulation,パルス幅変調)波を出力するPWM回路と、入力信号と前記PWM波の組合せ論理を出力する論理回路と、前記入力信号の前縁を検出し同期パルスを出力するエッジ検出回路と、前記同期パルスにより初期化し、クロック信号をアップカウントする第1の動作形態と、前記クロック信号をダウンカウントする第2の動作形態のうちの1つを、前記組合せ論理に従って選択し、カウント値がアンダーフローしたときにアンダーフロー信号を出力するアップダウンカウンタと、前記アンダーフロー信号を保持するラッチ回路とを有することを特徴とするデューティ比判定回路。