Pat

J-GLOBAL ID：200903040544430022

半導体装置とその製造方法

Inventor： 加賀 徹 ,  永井 亮 ,  久本 大 ,  宿利 章二
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993252819
Publication number (International publication number)：1995106579
Application date： Oct. 08, 1993
Publication date： Apr. 21, 1995
Summary：

【要約】【目的】 薄膜SOI MOSFETのしきい電圧を変えるための素子構造、並びに動作時のしきい電圧制御方法を提供し、回路動作に最適なしきい電圧をもつ薄膜SOI MOSFETを用いて低電力かつ高速の集積回路を作る。【構成】 SOI厚さあるいはゲート酸化膜厚さの異なる薄膜SOI MOSFETを有する。特定のSOI MOSFET下のシリコン基体上にはシリコン基体から電気的に絶縁された電極を有する。【効果】 薄膜SOI厚さ、またはゲート絶縁膜厚さを変えることにより、MOSFETのしきい電圧を制御できる。また、シリコン基体上の絶縁電極に電圧を印加することにより、SOI MOSFETのしきい電圧を変化させ、集積回路の低電力動作時には低リーク電流化、集積回路の高速動作時には大ドレイン電流化を実現できる。

Claim (excerpt)：

半導体基体、絶縁膜、薄膜半導体層が積層された基板の該薄膜半導体層表面に2つ以上のMIS(Metal Insulator Semiconductor)型FET(Field EffectTransistor)が形成された半導体装置において、すくなくとも1つ以上のMISFETの能動領域の厚さが他のMISFETの能動領域の厚さに比べて薄いことを特徴とする半導体装置。