Pat

J-GLOBAL ID：200903040621745589

データ処理装置及びデータ処理方法

Inventor： 大久保 博樹
Applicant, Patent owner： 株式会社リコー
Agent (1)： 柏木 明 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994122201
Publication number (International publication number)：1995334417
Application date： Jun. 03, 1994
Publication date： Dec. 22, 1995
Summary：

【要約】【目的】 中央処理装置が所定のビット数で出力する処理データを、そのn倍のビット数でメモリに一括に格納するデータ処理装置において、中央処理装置が数度に出力する処理データをメモリに一処理単位で格納する処理効率を向上させる。【構成】 中央処理装置31とメモリ36との間にn個のラッチ回路51〜54を設け、中央処理装置31が出力するメモリ36のアドレスの下位の所定ビットをデコードするデコード手段と、この出力データを中央処理装置31が処理データを出力するとインクリメントするデータ更新手段と、この出力データでn個のラッチ回路51〜54の一個を選択的にイネーブル状態として中央処理装置31の処理データを保持させるラッチ制御手段と、n個のラッチ回路51〜54が保持した一連の処理データをメモリ36に一括に伝送する伝送制御手段とを、バイトカウント制御部56などで設けた。

Claim (excerpt)：

所定のビット数で処理データを出力する中央処理装置と、この中央処理装置のn倍のビット数の処理データを一括に記憶するメモリとを具備したデータ処理装置において、前記中央処理装置と前記メモリとの間にn個のラッチ回路を設け、前記中央処理装置が出力する前記メモリのアドレスの下位の所定ビットをデコードするデコード手段を設け、このデコード手段の出力データを前記中央処理装置が処理データを順次出力する毎にインクリメントするデータ更新手段を設け、このデータ更新手段の出力データでn個の前記ラッチ回路の一個を選択的に順次イネーブル状態として前記中央処理装置が出力する処理データを保持させるラッチ制御手段を設け、このラッチ制御手段がn個の前記ラッチ回路で保持させた一連の処理データを前記メモリに一括に伝送する伝送制御手段を設けたことを特徴とするデータ処理装置。