Pat
J-GLOBAL ID：200903040639679419
不揮発性半導体記憶装置のデータ消去方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992303431
Publication number (International publication number)：1994150676
Application date： Nov. 13, 1992
Publication date： May. 31, 1994
Summary：
【要約】【目的】浮遊ゲート電極を有するFETで構成される多数の消去時のしきい値電圧のばらつきを抑え、かつ接合耐圧の向上と消費電力の低減をはかる。【構成】メモリセル(FET)のドレイン電極D,ソース電極,基板Subを0Vに設定し、制御ゲート電極CGに電圧-19V,パルス幅0.01秒のパルスを印加し、F-Nトンネル電流により浮遊ゲート電極FGに蓄積されていた電子を排除する。続いて、ドレイン電極D,ソース電極S,基板Subを0Vに設定したまま、制御ゲート電子CGに電圧14V,パルス幅0.1秒のパルスを印加し、F-Nトンネル電流による浮遊ゲート電極FGへの注入を行う。
Claim (excerpt)：
P型(又はN型)の半導体基板にソース電極,ドレイン電極,浮遊ゲート電極,及び制御ゲート電極を備えて形成された電界効果トランジスタを不揮発性のメモリセルとして多数配列した不揮発性半導体記憶装置の、前記多数の電界効果トランシスタのうち、F-Nトンネル電流によるデータ消去動作の最も遅いもののしきい値電圧が設定されたデータ消去状態の範囲内のデータ書込み状態に最も近接した値となるように第1の時間だけ前記半導体基板,ソース電極,ドレイン電圧に対して負(又は正)の第1の電圧を前記制御ゲート電極に印加し、次に前記多数の電界効果トランジスタのうちのF-Nトンネル電流によるデータ書込み動作の最も速いもののしきい値電圧が前記データ消去状態の範囲内のデータ書込み状態に最も近接した値になるように第2の時間だけ前記半導体基板,ソース電極,ドレイン電極に対して正(又は負)の第2の電圧を前記制御ゲート電極に印加し前記多数の電界効果トランジスタをデータ消去状態とすることを特徴とする不揮発性半導体記憶装置のデータ消去方法。
Patent cited by the Patent：
Cited by examiner (5)
Show all
Return to Previous Page
