Pat

J-GLOBAL ID：200903040654409444

半導体装置の製造方法

Inventor： 徳納 弘和
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1994032716
Publication number (International publication number)：1995245301
Application date： Mar. 03, 1994
Publication date： Sep. 19, 1995
Summary：

【要約】【目的】 配線間の大気 (空間) 分離に関し,炭素膜の膜厚を下層配線の疎密に関係なく均一にして配線間の寄生容量を小さくし, 露光装置の所定の焦点深度内で露光できるようにし,UVキュアをなくして工程の簡易化を行う。【構成】 1)表面に配線 2が形成された基板 1上に炭素膜 3を成膜する工程と,該炭素膜 3上に上層配線 5を形成する工程と,該炭素膜 3を酸化して除去する工程とを有する,2)前記基板 1を分割してなるチップをパッケージまたはリードフレームに搭載し,該チップとリードとを接続した後に,前記炭素膜 3の除去を行う。

Claim (excerpt)：

表面に配線(2) が形成された基板(1) 上に炭素膜(3)を成膜する工程と,該炭素膜(3)上に上層配線(5) を形成する工程と,アッシングにより該炭素膜(3)を酸化して除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/768

FI (2)：

H01L 21/88 B ,  H01L 21/90 W