Pat
J-GLOBAL ID：200903040669436987
自己同期論理回路
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993017260
Publication number (International publication number)：1994232732
Application date： Feb. 04, 1993
Publication date： Aug. 19, 1994
Summary：
【要約】【目的】 面積や遅延等の問題を解決する自己同期論理回路を提供すること。【構成】 論理回路100のいずれかの入力信号対Xi.t,Xi.fが無効の(0,0)である時、関数の他の入力が故障/テストの(1,1)でなければ出力信号対Yj.t,Yj.fが無効の(0,0)となり、いずれかの入力信号対(Xi.t,Xi.f)が故障/テストの(1,1)の時、出力信号対(Yj.t,Yj.f)が故障/テストの(1,1)となり、全ての入力信号対Xi.t,Xi.fが(0,0)あるいは(1,1)ではない時、出力信号Yjが「0」の時、出力信号対Yj.t,Yj.fが(1,0)となり、出力信号Yjが「1」の時、出力信号対(Yj.t,Yj.f)が(0,1)となる。【効果】 遅延時間が小さく、面積が小さい自己同期システムを実現することができる。
Claim (excerpt)：
各々がタイミング用信号Xi.t及び機能評価用信号Xi.fから成るn個の入力信号Xiを受け、各々がタイミング用信号Yj.t及び機能評価結果信号Yj.fから成るm個の出力信号Yjを出力し、前記n個の入力信号のいずれかの入力信号対(Xi.t,Xi.f)が「無効」の(0,0)である時、前記関数の他の入力が「故障/テスト」の(1,1)でなければ、前記タイミング用信号Xi.fを変数とする関数の出力信号対(Yj.t,Yj.f)を「無効」の(0,0)とし、前記いずれかの入力信号対(Xi.t,Xi.f)が「故障/テスト」の(1,1)の時、前記出力信号対(Yj.t,Yj.f)を「故障/テスト」の(1,1)とし、前記の関数の全ての入力信号対(Xi.t,Xi.f)が「無効」の(0,0)あるいは「故障/テスト」の(1,1)ではない時、前記の関数の出力信号Yjが「0」の時、前記出力信号対(Yj.t,Yj.f)を(1,0)とし、前記出力信号Yjが「1」の時、前記出力信号対(Yj.t,Yj.f)を(0,1)とすることを特徴とする論理回路。
IPC (2)：
H03K 19/0948
, H03K 19/173
