Pat

J-GLOBAL ID：200903040671850278

プリント回路板の製造方法

Inventor： 小林 峰男
Applicant, Patent owner： 株式会社メイコー
Agent (1)： 長門 侃二
Gazette classification：公開公報
Application number (International application number)：1993045070
Publication number (International publication number)：1994260757
Application date： Mar. 05, 1993
Publication date： Sep. 16, 1994
Summary：

【要約】【目的】 ファインパターン化が可能で、銅資源を節約でき、安価に製造できるプリント回路板の製造方法を提供する。【構成】 両面銅張積層板1の所定個所にスルーホール4を穿設し、少なくとも前記スルーホール4の壁面に導電性を付与し、前記スルーホール4にマスク材を充填したのち、前記両面銅張積層板の両面に研磨処理を施し、前記研磨処理後の両面銅張積層板の表面のうち、導体回路部,スルーホールランド部および端子部をそれぞれ形成すべき個所8a,8b,8cにレジストマスクをパターニングし、エッチング処理を施して表面に露出している銅層部分をエッチング除去し、前記レジストマスクおよび前記マスク材を除去し、露出したスルーホールランド部および端子部を除いた個所を被覆してソルダーレジスト10をパターニングし、最後に、スルーホールランド部にすべき個所8bおよび端子部にすべき個所8cに、銅めっき層6’,ニッケルめっき層11,および金めっき層12を順次形成するプリント回路板の製造方法。

Claim (excerpt)：

両面銅張積層板の所定個所にスルーホールを穿設する工程;少なくとも前記スルーホールの壁面に導電性を付与する工程;前記スルーホールにマスク材を充填したのち、前記両面銅張積層板の両面に研磨処理を施す工程;前記研磨処理後の両面銅張積層板の表面のうち、導体回路部,スルーホールランド部および端子部をそれぞれ形成すべき個所にレジストマスクをパターニングする工程;エッチング処理を施して表面に露出している銅層部分をエッチング除去する工程;前記レジストマスクおよび前記マスク材を除去する工程;露出したスルーホールランド部を形成すべき個所および端子部を形成すべき個所を除いた個所を被覆してソルダーレジストをパターニングする工程;ならびに、前記スルーホールランド部を形成すべき個所および前記端子部を形成すべき個所に、銅めっき,ニッケルめっき,および金めっきを順次施す工程;を備えていることを特徴とするプリント回路板の製造方法。

IPC (5)：

H05K 3/42 ,  H05K 1/09 ,  H05K 3/00 ,  H05K 3/06 ,  H05K 3/24