Pat

J-GLOBAL ID：200903040689983968

半導体装置の製造方法

Inventor： 神山 聡
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993027061
Publication number (International publication number)：1994244364
Application date： Feb. 17, 1993
Publication date： Sep. 02, 1994
Summary：

【要約】【目的】容量誘電体膜としての酸化タンタル膜を薄膜化し、さらにリーク電流の少ない製造方法を提供する。【構成】容量下部電極であるポリシリコン表面の自然酸化膜を除去した後、ランプアニールを用いた急速熱窒化(RTN)処理によりポリシリコン表面を窒化し、酸化タンタル膜を形成する工程と、この酸化タンタルを緻密化処理および窒化処理する工程と、さらには上部電極を形成する工程とを有する。

Claim (excerpt)：

容量下部電極であるポリシリコン表面の自然酸化膜を除去する工程と、しかる後に、ランプアニールを用いた急速熱窒化(RTN)処理により前記ポリシリコン表面を窒化する工程と、前記窒化されたポリシリコン表面上に酸化タンタル膜を形成する工程と、前記酸化タンタル膜を緻密化処理および窒化処理する工程と、次に前記酸化タンタル膜上に容量上部電極を形成する工程とを有して容量素子を設けることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 27/04 ,  H01L 27/108

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-359557
  
• 特開平4-359557
  
• 特開昭58-131735
  
• 特開平2-036559