Pat

J-GLOBAL ID：200903040723094620

埋込ヘテロ構造半導体ダイオードレーザの製造方法

Inventor： トーマス エル.パオリ ,  ロバート エル.ソーントン ,  デイビッド ピー.バウア ,  デイビッド ダブリュ.トリート
Applicant, Patent owner： ゼロックス コーポレイション
Agent (1)： 中島 淳 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995304728
Publication number (International publication number)：1996222804
Application date： Nov. 22, 1995
Publication date： Aug. 30, 1996
Summary：

【要約】【課題】 改良屈折率ガイドIII-V型半導体レーザを提供する。【解決手段】 本発明の態様は、埋込ヘテロ構造半導体ダイオードレーザの製造方法であって、(a)IIIV結晶基板上に、下部クラッド層、下部クラッド層上の活性層、及び上部クラッド層を含む半導体材料からなる層を含む構造を提供し、該構造が活性層の上に第1面を有し、また該構造が該活性層から約500nm以下に離間されて配置されるステップと、(b)無秩序化されない領域の両側で活性層の下のレベルまで両側に並んだ無秩序領域を該第1面から形成するために、構造の領域を層無秩序化し、該両側に並んだ無秩序領域が無秩序化されない領域の屈折率よりも低い屈折率を有するステップと、を含む埋込ヘテロ構造半導体ダイオードレーザ50の製造方法。

Claim (excerpt)：

埋込ヘテロ構造半導体ダイオードレーザの製造方法であって、(a)IIIV結晶基板上に、下部クラッド層、下部クラッド層上の活性層、及び上部クラッド層を含む半導体材料からなる層を含む構造を提供し、該構造が活性層の上に第1面を有し、また該構造が該活性層から約500nm以下に離間されて配置されるステップと、(b)無秩序化されない領域の両側で活性層の下のレベルまで両側に並んだ無秩序領域を該第1面から形成するために、構造の領域を層無秩序化し、該両側に並んだ無秩序領域が無秩序化されない領域の屈折率よりも低い屈折率を有するステップと、を含む埋込ヘテロ構造半導体ダイオードレーザの製造方法。

Patent cited by the Patent：

Cited by examiner (2)

• 半導体レーザアレイ素子とその製造方法
  Gazette classification：公開公報   Application number：特願平4-269622   Applicant：富士ゼロックス株式会社
• モノリシック半導体発光アレイ
  Gazette classification：公開公報   Application number：特願平6-073633   Applicant：ゼロックスコーポレイション