Pat
J-GLOBAL ID：200903040788791370
熱導体をもつパッド・アレイ半導体およびその製法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
本城 雅則 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993195590
Publication number (International publication number)：1994097331
Application date： Jul. 14, 1993
Publication date： Apr. 08, 1994
Summary：
【要約】【目的】 回路基板(14)と一体化された熱導体(28)をもつパッド・アレイ半導体素子(35)を提供する。【構成】 半導体ダイ(12)を基板上で熱導体の上に搭載し、ダイから熱を逃がす径路を作る。熱導体はまた、金属化された区域(37,39)で覆うかまたは囲んでもよく、これらは共に素子の接地面として役立たせることができる。1つまたはそれ以上のターミナル(26)を熱導体に取り付けて、熱的および電気的性能を向上させることが望ましい。熱導体を基板に統合する一つの方法は、金属プラグを基板の開口部(30)の位置に置くことである。その後プラグに圧縮または他の塑性変形を行って開口部を塞ぎ、かつ実質的に平らな基板平面とする。
Claim (excerpt)：
回路基板(14)であって、上面,底面,前記上面に形成された複数の 導伝性トレー(18),前記基板を貫通し前記複数の導伝性トレースと電気的に結合した複数の導伝路(22)およびダイ受容区域を有する回路基板;前記ダイ受容区域から前記底面に貫通し、その面積が前記ダイ受容区域の面積よりも小さく、前記導伝路のそれぞれの面積よりも大きい前記基板の開口部(30);前記基板の前記開口部に固定され、前記開口部を塞ぎ、前記ダイ受容区域および前記基板の前記底面と実質的に平らである熱導体(28);前記基板の前記ダイ受容区域に搭載され、前記開口部および前記熱導体の上に横たわり、前記複数の導伝性トレースと電気的に結合している半導体ダイ(12);前記基板の前記底面に物理的に結合し、前記複数の導伝路に電気的に結合する複数のターミナル;および前記基板の前記底面に物理的に結合し、前記熱導体に熱的に結合する、少なくとも1つのターミナル;から構成されることを特徴とするパッド・アレイ半導体素子(35)。
Patent cited by the Patent：
Return to Previous Page
