Pat

J-GLOBAL ID：200903040836837700

デコーダ回路およびこれを用いた液晶表示装置、並びにデコーダ回路の製造方法

Inventor： 前川 敏一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1998009219
Publication number (International publication number)：1999215002
Application date： Jan. 21, 1998
Publication date： Aug. 06, 1999
Summary：

【要約】【課題】 4ビットのディジタルデータをデコードするためには、ビット数の2倍の8本の相補データラインを必要とし、またPMOSトランジスタを複数個パラレルに接続しているために、レイアウトスペースを多くとる。【解決手段】 NMOSトランジスタ群35およびPMOSトランジスタ群36を設け、これらMOSトランジスタ群35,36の各トランジスタのゲートをデータライン31〜34に接続するとともに、NMOSトランジスタ群35の第1トランジスタN1のソースを負側電源VSSに、PMOSトランジスタ群36の第1トランジスタP1のソースを正側電源VDDにそれぞれ接続する。そして、ノードAを伝達用NMOSトランジスタN5およびプルアップ用高抵抗R1を介して正側電源VDDに、ノードBを伝達用PMOSトランジスタP5およびプルダウン用高抵抗R2を介して負側電源VSSにそれぞれ接続する。

Claim (excerpt)：

入力データのビット数に対応して設けられ、かつ各ゲートが入力データのデータラインに接続されたN個のNMOSトランジスタが互いにシリーズに接続されてなり、第1トランジスタのソースが負側電源に接続されたNMOSトランジスタ群と、各ゲートが入力データのデータラインに接続されたN個のPMOSトランジスタが互いにシリーズに接続されてなり、第1トランジスタのソースが正側電源に接続されたPMOSトランジスタ群と、前記NMOSトランジスタ群の第Nトランジスタのドレインにソースが接続され、前記PMOSトランジスタ群の第Nトランジスタのドレインにゲートが接続された伝達用NMOSトランジスタと、前記伝達用NMOSトランジスタのドレインと正側電源の間に接続された第1の高インピーダンス素子と、前記PMOSトランジスタ群の第Nトランジスタのドレインにドレインが接続され、前記NMOSトランジスタ群の第Nトランジスタのドレインにゲートが接続された伝達用PMOSトランジスタと、前記伝達用PMOSトランジスタのソースと負側電源の間に接続された第2の高インピーダンス素子とを備え、前記NMOSトランジスタ群および前記PMOSトランジスタ群の各トランジスタのドレインおよびソースがデコード値に対応して短絡されてなることを特徴とするデコーダ回路。

IPC (6)：

H03M 7/00 ,  G02F 1/133 550 ,  G09F 9/00 346 ,  G09G 3/20 623 ,  G09G 3/36 ,  H01L 29/786

FI (6)：

H03M 7/00 ,  G02F 1/133 550 ,  G09F 9/00 346 D ,  G09G 3/20 623 E ,  G09G 3/36 ,  H01L 29/78 614