Pat

J-GLOBAL ID：200903040858304919

定電圧回路

Inventor： 黒 田 正 ,  梶 原 栄 次 ,  田 口 隆 ,  吉 田 博 史 ,  内 田 英 明
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993220235
Publication number (International publication number)：1995072943
Application date： Sep. 03, 1993
Publication date： Mar. 17, 1995
Summary：

【要約】【目的】 回路規模の増大を招くことなく電源電圧の変動の影響を抑制し一定の電圧を得ることが可能な定電圧回路を提供する。【構成】 電源電圧を与えられてバイアス電圧Bias1 及びBias2 を発生するバイアス回路1と、電源電圧とバイアス電圧Bias2 とを与えられて基準電圧Vref を発生する基準電圧発生回路2と、差動増幅段3と出力段P6,R3及びR4、C1とを有し、バイアス電圧Bias1 と基準電圧Vref とを与えられて基準電圧Vref のn倍の電圧を出力するボルテージフォロワ回路であって、差動増幅段3の一方の入力端子には基準電圧が入力され、他方の入力端子にはボルテージフォロワ回路から出力された電圧の1/nの電圧が入力されるボルテージフォロワ回路とを備え、このボルテージフォロワ回路から出力された電圧がバイアス回路1及び基準電圧発生回路2に電源電圧として与えられる。

Claim (excerpt)：

電源電圧を与えられて第1及び第2のバイアス電圧を発生するバイアス回路と、前記電源電圧と、前記バイアス回路から発生された前記第1のバイアス電圧とを与えられて基準電圧を発生する基準電圧発生回路と、差動増幅段と出力段とを有し、前記バイアス回路から発生された前記第2のバイアス電圧と前記基準電圧発生回路から発生された前記基準電圧とを与えられて前記基準電圧のn(nは、任意の正の数)倍の電圧を出力するボルテージフォロワ回路であって、前記差動増幅段の一方の入力端子には前記基準電圧発生回路から発生された前記基準電圧が入力され、他方の入力端子には前記ボルテージフォロワ回路から出力された前記電圧の1/nの電圧が入力される前記ボルテージフォロワ回路とを備え、前記ボルテージフォロワ回路から出力された前記電圧が、前記バイアス回路及び前記基準電圧発生回路に前記電源電圧として与えられることを特徴とする定電圧回路。

IPC (4)：

G05F 3/24 ,  G05F 1/56 310 ,  G05F 1/56 ,  H03G 3/10