Pat

J-GLOBAL ID：200903040858378165

スペクトル拡散信号受信装置の同期捕捉回路

Inventor： 高橋 義美
Applicant, Patent owner： 日本航空電子工業株式会社
Agent (1)： 草野 卓 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992133766
Publication number (International publication number)：1993327655
Application date： May. 26, 1992
Publication date： Dec. 10, 1993
Summary：

【要約】【目的】 受信信号のS/N比が大きく変化し、出力すべき同期捕捉パルスが不安定又は断となった場合でも、速かに復旧できるようにする。【構成】 スペクトル拡散変調された受信信号はダブルサンプリング方式のデジタルマッチドフィルタ(DMF)11でろ波され、加算器12に入力され、乗算器13の出力と加算される。その加算出力が比較器13に入力され、そのしきい値を超えたとき、同期捕捉パルスcが出力される。また加算出力は遅延回路14で拡散周期だけ遅延されて乗算器13に入力され、乗算係数発生器16の乗算係数αと乗算される。この発明では、加算器12のオーバーフロー出力dが3ビットのシフトレジスタ22に入力され、同レジスタの出力a、各ビットのアンドをとった出力b及び比較器出力cとが制御部24に入力され、a=b=1のときαは粗く、a=1、b=0のときαは細かく調整され、a=b=c=0のときαは固定され、これらαの調整がa=b=0、c=1となる迄行われる。

Claim (excerpt)：

スペクトル拡散変調された受信信号を入力してろ波するダブルサンプリング方式のデジタルマッチドフィルタと、そのデジタルマッチドフィルタの出力とフィードバック信号とを加算する加算器と、その加算器出力を拡散周期だけ遅延させる遅延回路と、1より小さい乗算係数αを発生する乗算係数発生器と、前記遅延回路の出力に前記乗算係数αを乗算し、その乗算値を前記フィードバック信号として前記加算器に入力する乗算器と、前記加算器の出力をしきい値と比較し、そのしきい値を超えたことを検出して、同期捕捉パルスを出力する比較器とより成るスペクトル拡散信号受信装置の同期捕捉回路において、前記乗算係数発生器が、前記加算器のオーバーフロー出力を直列入力端子に入力して、シフト動作を行う3ビット構成のシフトレジスタと、そのシフトレジスタの並列ビットのデータの論理積をとるアンドゲートと、前記シフトレジスタの直列出力a、前記アンドゲートの出力b及び前記比較器の出力cをそれぞれ入力して、前記乗算係数αを出力し、かつa=b=“1”のとき、前記αの値を粗く調整し、a=“1”、b=“0”のとき、前記αの値を細かく調整し、a=b=“0”で、c=“0”のとき、前記αの値を固定し、これらαの調整をa=b=“0”、c=“1”となる迄行う制御部とを具備することを特徴とする、スペクトル拡散信号受信装置の同期捕捉回路。