Pat

J-GLOBAL ID：200903040978969353

半導体装置及びその製造方法

Inventor： 梶山 正興
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 東島 隆治
Gazette classification：公開公報
Application number (International application number)：2000126425
Publication number (International publication number)：2001308193
Application date： Apr. 26, 2000
Publication date： Nov. 02, 2001
Summary：

【要約】【課題】 高い相互コンダクタンスの横型のJ-FETと高い遮断周波数のバイポーラ型トランジスタとを含む半導体装置、及び少ない工程数で製造できるその製造方法を提供する。【解決手段】接合型電界効果トランジスタは、基板の1主面に設けられ第1の導電形の半導体層からなるチャンネル領域と、前記基板の所定領域に設けられ第2の導電形で高濃度の第1の拡散層からなる上部ゲート領域と、前記上部ゲート領域の両側にそれぞれ設けられたソース電極及びドレイン電極と、前記上部ゲート領域のドレイン電極側に延在して設けられ第2の導電形で低濃度の第2の拡散層からなる拡張ゲート領域と、を具備しており、バイポーラ型トランジスタは、前記第1の拡散層と略同一の濃度及び略同一の深さを有する第2の導電形の拡散層からなる外部ベース領域と、前記第2の拡散層と略同一の濃度及び略同一の深さを有する第2の導電形の拡散層からなる活性ベース領域と、を具備する、第2の導電形の半導体基板上に横型の接合型電界効果トランジスタとバイポーラ型トランジスタとを有する半導体装置である。

Claim (excerpt)：

第2の導電形の半導体基板上に横型の接合型電界効果トランジスタとバイポーラ型トランジスタとを有する半導体装置であって、前記接合型電界効果トランジスタは、前記基板の1主面に設けられ第1の導電形の半導体層からなるチャンネル領域と、前記基板の所定領域に設けられ第2の導電形で高濃度の第1の拡散層からなる上部ゲート領域と、前記上部ゲート領域の両側にそれぞれ設けられたソース電極及びドレイン電極と、前記上部ゲート領域のドレイン電極側に延在して設けられ第2の導電形で低濃度の第2の拡散層からなる拡張ゲート領域と、を具備しており、前記バイポーラ型トランジスタは、前記第1の拡散層と略同一の濃度及び略同一の深さを有する第2の導電形の拡散層からなる外部ベース領域と、前記第2の拡散層と略同一の濃度及び略同一の深さを有する第2の導電形の拡散層からなる活性ベース領域と、を具備していることを特徴とする半導体装置。

IPC (6)：

H01L 21/8222 ,  H01L 27/06 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 21/337 ,  H01L 29/808

FI (3)：

H01L 27/06 101 U ,  H01L 29/72 ,  H01L 29/80 C

F-Term (36)：

5F003BA13 ,  5F003BA96 ,  5F003BB01 ,  5F003BB02 ,  5F003BC01 ,  5F003BC07 ,  5F003BC08 ,  5F003BJ16 ,  5F003BM01 ,  5F003BP04 ,  5F003BP11 ,  5F003BP21 ,  5F003BP41 ,  5F003BS06 ,  5F003BS08 ,  5F082AA06 ,  5F082AA08 ,  5F082AA25 ,  5F082BA03 ,  5F082BC01 ,  5F082BC08 ,  5F082DA10 ,  5F082EA04 ,  5F082EA27 ,  5F082EA33 ,  5F082EA45 ,  5F102FA03 ,  5F102GA12 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ03 ,  5F102GT08 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08