Pat

J-GLOBAL ID：200903041048450958

入力バッファ型ATMスイッチ回路

Inventor： 大石 聖二 ,  萩原 啓司 ,  冨永 一宏
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994084609
Publication number (International publication number)：1995297831
Application date： Apr. 22, 1994
Publication date： Nov. 10, 1995
Summary：

【要約】【目的】 セル廃棄およびセル遅延に厳しいマルチメディアネットワークにも適用でき、小規模,高性能で高速動作可能な入力バッファ型ATMスイッチ回路を提供する。【構成】 セルの遅延量をシステムセルと音声セルとデータセルに分け、入力バッファ11にセルが入力されると、ヘッダ付替回路116によってヘッダを付替え、スイッチング情報メモリ112からバッファ内蓄積可能時間と出力先情報と遅延レベルを読出し、システムセルキュー119,音声セルキュー120およびデータセルキュー121のいずれかに記憶させる。セルキューから出力されたセルの遅延量とバッファ内蓄積可能時間と入力バッファ内セル数とに基づいて競合調停情報を競合調停情報生成回路124で生成し、競合調停回路30に与える。競合調整回路30は複数の入力バッファから同じ出力先にセルの出力が要求されていれば、競合調停情報のうち最も重みの重い入力バッファからのセルをマトリックススイッチ20から出力させる。

Claim (excerpt)：

ATMスイッチの入力側に複数の入力バッファを備えた入力バッファ型ATMスイッチ回路であって、前記ATMスイッチで扱うセルの遅延量によりセルを複数の遅延レベルに分け、セルの識別子ごとにセルが前記入力バッファに蓄積可能なバッファ内蓄積可能時間を記憶して出力し、前記遅延レベルごとに設けられる複数のセルキュー、前記入力バッファ内のセル数をカウントするセルカウンタ、前記セルの遅延レベルと前記セルキューから出力されるバッファ内蓄積可能時間と前記セルカウンタから出力される入力バッファ内のセル数とに基づいて重みづけられた競合調停情報を生成する競合調停情報生成手段、および前記複数の入力バッファから同じ出力先にセルの出力が要求されていれば、前記競合調停情報生成手段によって生成された競合調停情報のうち最も重み付けの重い入力バッファからのセルを前記出力先に出力させる競合調停手段を備えた、入力バッファ型ATMスイッチ回路。

IPC (3)：

H04L 12/28 ,  H04Q 3/00 ,  H04Q 3/52 101