Pat

J-GLOBAL ID：200903041065963632

フリップ・チップ半導体素子にアンダーフィルを行う方法およびそれによって製造された素子

Inventor： スタンレイ・シー・ベディンフィールド ,  レオ・エム・ヒギンズ,ザ・サード ,  ジョン・シー・ゲンタイル
Applicant, Patent owner： モトローラ・インコーポレイテッド
Agent (1)： 大貫 進介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996338899
Publication number (International publication number)：1997172035
Application date： Dec. 03, 1996
Publication date： Jun. 30, 1997
Summary：

【要約】【課題】 処理時間を短縮し、空隙形成を回避し、しかも材料コストを抑える、フリップ・チップ半導体素子にアンダーフィルを行う方法を提供する。【解決手段】 半導体ダイ(20)を配線基板(30)に取り付けることによって、フリップ・チップ半導体素子(70)を形成する。配線基板は孔(39)を含む。半導体ダイの周囲全体にわたって、アンダーフィル封入材(52)を施与する。すると、アンダーフィル封入材はダイの中心に向かって流れ、取り込まれている全ての空気を配線基板の孔(39)を通じて追い出すことにより、空隙の形成を回避する。同時に、均一なすみ肉が形成され、配線基板に孔(39)があることにより、アンダーフィル封入材内の空隙の形成が回避される。本発明によれば、1回の施与処理によって、多数のダイ(100)にもアンダーフィルを行うことが可能である。

Claim (excerpt)：

フリップ・チップ半導体素子にアンダーフィルを行う方法であって:孔(39)が貫通形成されている配線基板(30)を用意する段階;活性面に形成された複数のバンプ(22)と、周囲と、中心とを有する半導体ダイ(20)を用意する段階;フリップ・チップ構成で前記配線基板(30)上に前記半導体ダイを取り付け、前記活性面を前記配線基板(30)に隣接させ、前記複数のバンプを前記配線基板に接続する段階であって、前記半導体ダイを取り付ける際に、前記配線基板の孔を前記半導体ダイの中心付近に配置し、取り付ける際に、前記半導体ダイの活性面と前記配線基板との間に空間を形成する段階;および前記半導体ダイの周囲全体にわたって、アンダーフィル封入材(52)を施与する段階;から成り、前記施与段階の後、前記アンダーフィル封入材は、前記半導体ダイの周囲から内側に、前記配線基板内の孔に向かって流れ、前記半導体ダイと前記配線基板との間の空間にある空気を前記孔を通じて追い出す、ことを特徴とする方法。

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-001040   Applicant：松下電子工業株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-015071   Applicant：松下電器産業株式会社