Pat

J-GLOBAL ID：200903041112458933

半導体装置の製造方法

Inventor： 藤本 匡志
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 中澤 昭彦
Gazette classification：公開公報
Application number (International application number)：1997351125
Publication number (International publication number)：1999186134
Application date： Dec. 19, 1997
Publication date： Jul. 09, 1999
Summary：

【要約】【課題】 半導体ウェハの表面にレジストパターンを形成する際に、化学増幅レジスト膜を使用すると、半導体ウェハと接合するレジストパターンの底部に食い込みが生じたり、裾引きが生じてしまう。すると、解像性の劣化したパターンが形成される。【解決手段】 化学増幅レジスト膜14の酸性度が下層反射防止膜12の酸性度よりも高い場合は、塩酸溶液を通した窒素ガス雰囲気13中で、半導体ウェハ11上の下層反射防止膜12を暴露し、酸性度を高めた下層反射防止膜12を形成する。その下層反射防止膜12上に酸性度の高い化学増幅レジスト膜14を形成する。

Claim (excerpt)：

半導体ウェハ上に形成した下層反射防止膜の酸性度よりも高い酸性度の化学増幅レジスト膜によってレジストパターンを形成する方法であり、(1)半導体ウェハ上に下層反射防止膜を形成する工程と、(2)前記半導体ウェハ上に形成された下層反射防止膜の酸性度を高めるために、酸性の雰囲気中で表面処理を行う工程と、(3)前記下層反射防止膜上に、下層反射防止膜の酸性度よりも高い化学増幅レジスト膜を形成する工程と、(4)レーザ光によって露光する工程と、を有し、(1)から(4)の順序で行うことを特徴とする半導体装置の製造方法。

FI (2)：

H01L 21/30 565 ,  H01L 21/30 574