Pat
J-GLOBAL ID：200903041215847105
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997044312
Publication number (International publication number)：1998242312
Application date： Feb. 27, 1997
Publication date： Sep. 11, 1998
Summary：
【要約】【課題】性能の良好なフォトトランジスタ間のクロストークが良好で、同じ基板に形成されているバイポーラトランジスタ、MOSトランジスタの相互作用を抑制できる半導体装置を提供する。【解決手段】受光素子等の素子ブロック相互をN型分離領域で分離し、受光素子を含む素子ブロックではP型埋込層を共通として設け、その他の素子ブロックでブロック毎に独立したP型埋込層を設ける。
Claim (excerpt)：
半導体基板に形成された少なくとも一つの素子を含む素子ブロックが、底面部を第1導電型埋込層で、側面部を第1導電型分離領域でそれぞれ包囲され、かつ該第1導電型分離領域が第2導電型分離領域で包囲されていることを特徴とする半導体装置。
IPC (5)：
H01L 21/8249
, H01L 27/06
, H01L 21/761
, H01L 21/8222
, H01L 31/10
H01L 27/06 321 C
, H01L 21/76 J
, H01L 27/06 101 D
, H01L 31/10 A
Cited by examiner (7)
Show all
Return to Previous Page
