Pat

J-GLOBAL ID：200903041298342689

位相シフトマスクパターニングのためのi線ステッパリソグラフィ法

Inventor： クリストファー・エイ・スペンス
Applicant, Patent owner： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995180110
Publication number (International publication number)：1996179492
Application date： Jul. 17, 1995
Publication date： Jul. 12, 1996
Summary：

【要約】【課題】 ポジ型フォトレジストによる明フィールドフォトリソグラフィを用いて集積回路のパターニングを向上するための方法を提供する。【解決手段】 集積回路の製造の際に、ステップアンドリピート光学ツールによって位相シフトマスクを用いて複数のレベルのリソグラフィを行なうための方法では、この位相シフトマスクのための位相の割当は、割当が重なることなくゲートパターンと活性ゲートパターンとの交わりを決定し、かつ、この交わりをいくつかの種類のスタックに分け、異なるスタックにはわずかに異なる位相割当規則が用いられる技術によって決定される。

Claim (excerpt)：

半導体ウェハ上に複数のレベルの集積回路(IC)を形成するための位相シフトマスクパターニングのためのi線ステッパリソグラフィ法であって、前記リソグラフィ法は、異なるレベルのレイアウトをパターニングするために異なるマスクを用いることを含み、そのようなレベルの1つはゲートレベルであり、そのようなレベルの第2のレベルは活性領域であり、前記活性領域は活性領域レイアウトパターンによって空間的に規定され、前記ゲートレベルは第1および第2のゲートレベルレイアウト部によって空間的に規定され、前記第1のゲートレベルレイアウト部は不透明領域と不透明でない領域とを有する標準的な非位相シフトマスクパターンであり、前記第2のゲートレベルレイアウト部は位相シフト領域を含む領域を有し、前記方法は、前記活性領域レイアウトパターンと前記第1のゲートレベルレイアウト部との比較分析を行ない、IC上の、前記活性領域レイアウトパターンと前記第1のゲートレベルレイアウト部とが互いに重なる領域に対応する交わり領域の位置を空間的に確立するステップを含み、前記交わり領域は、1対の平行な長辺と1対の平行な短辺とを有する長方形であり、種々の位相シフトされた領域と不透明領域とを有し、前記ゲートレベルをパターニングするための透過性明フィールド位相シフトマスク(PSM)を構成するステップをさらに含み、前記PSMは前記ゲートレベルレイアウトパターンを含み、前記ゲートレベルレイアウトパターンは、前記PSMの、前記交わり領域に対応する領域を除いて前記第1のゲートレベルレイアウト部と同一であり、前記ゲートレベルレイアウトパターンは、交わり領域に対応する前記領域の前記1対の平行な長辺のうちの一方の辺の各々に接する0°の位相シフト領域と、前記交わり領域に対応する前記領域の前記1対の平行な長辺のうちの他方の辺の各々に接する180°の位相シフト領域とを含み、前記透過性明フィールドPSMの前記不透明パターンは、前記交わり領域と、前記第1のゲートレベルレイアウト部の前記不透明領域とに対応し、前記i線ステッパにおいて前記PSMを整列させ、前記レンズ系を用いて前記PSMを透過する光の焦点を前記ウェハ上のポジ型レジスト上に合わせることによって、前記透過性明フィールドPSMを透過するように放射される光源を用いて前記ウェハ上の前記ポジ型レジストを露光するステップをさらに含む、方法。

IPC (4)：

G03F 1/08 ,  G03F 7/20 521 ,  G03F 9/00 ,  H01L 21/027

FI (2)：

H01L 21/30 502 P ,  H01L 21/30 528