Pat

J-GLOBAL ID：200903041299747399

不揮発性半導体記憶装置

Inventor： 菅原 寛
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997016602
Publication number (International publication number)：1998214495
Application date： Jan. 30, 1997
Publication date： Aug. 11, 1998
Summary：

【要約】【課題】行デコーダの構成を簡略化しチップサイズの増大を最小限に抑え、かつ負電圧をワード線に供給することを可能とし、デバイスの低電圧化を図る。【解決手段】メモリセルアレイのワード線51のうちの一つを入力アドレス60に応じて選択し、かつ選択ワード線に対して選択モードに応じて負電圧または高電圧を出力し、非選択ワード線に対し接地電位を出力する行デコーダ回路を有する不揮発性半導体記憶装置において、プリデコーダ16が、入力アドレスに応じてその出力レベルを電源電圧-高電圧および接地-負電圧の各レベルに変換する電圧変換回路21a,22aと、これら変換回路の各出力に対応して高電圧または負電圧の出力を第1および第2の出力端から出力する高電圧ドライバ23aおよび負電圧ドライバ24aと、これら各電圧ドライバの出力により駆動され選択モードにより切換えられた電圧を出力する選択アドレスドライバ27とからなる。

Claim (excerpt)：

所定外部電圧を入力しこの電圧よりも大きい高電圧と負電圧とを出力する内部電源発生回路と、前記高電圧と前記負電圧とを切換えて出力する電源切換回路と、電気的消去、書込が可能な複数のメモリセルトランジスタが行・列方向にマトリックス状に配列されたメモリセルアレイと、このメモリセルアレイのワード線のうちの1つを入力アドレスに応じて選択し、かつ前記選択ワード線に対して消去または書込みの選択モードに応じて前記負電圧または高電圧に対応した出力を出力し、非選択ワード線に対し接地電位を出力する行デコーダ回路部とを有する不揮発性半導体記憶装置において、行デコーダ回路部が、前記入力アドレスに応じて、選択された第1および第2の出力端から接地電位および前記外部電圧電位を出力し、非選択の第1および第2の出力端から、前記選択ワード線に負電圧供給のとき前記外部電圧電位および接地電位を出力し、前記選択ワード線に高電圧供給のとき高電圧電位および接地電位を出力するメインデコーダと、前記入力アドレスおよび前記選択モードに応じて、選択された出力端から負電圧電位または前記外部電圧電位を出力し、非選択となる出力端から接地電位を出力するプリデコーダと、前記メインデコーダの第1および第2の出力端と前記プリデコーダの出力端とを接続し、選択ワード線に前記選択モードに応じた負電圧電位または前記外部電圧電位を出力し、非選択ワード線に接地電位を出力するワード線ドライバとを備えることを特徴とする不揮発性半導体記憶装置。