Pat
J-GLOBAL ID：200903041324287799
不揮発性半導体メモリ装置とその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1991336050
Publication number (International publication number)：1993175508
Application date： Nov. 25, 1991
Publication date： Jul. 13, 1993
Summary：
【要約】【目的】 比較的低温で短時間でフローティングゲート電極のエッジを丸める。【構成】 フローティングゲート電極28は多結晶シリコン膜の3層構造をなし、下層28a及び上層28cの不純物濃度は中間層28bの不純物濃度よりも高くなっている。フローティングゲート電極28上には層間絶縁膜30を介して多結晶シリコン膜のコントロールゲート電極32が形成されている。フローティングゲート電極28とコントロールゲート電極32は厚い酸化膜34で覆われており、フローティングゲート電極28では下層と上層が増速酸化によりより多く酸化されてエッジが丸味を帯びている。
Claim (excerpt)：
第1導電型の半導体基板の表面領域に間隔をおいて第2導電型のソース領域とドレイン領域が設けられ、ソース領域とドレイン領域の間のチャネル領域上にゲート酸化膜を介してフローティングゲート電極が設けられ、フローティングゲート電極は絶縁膜により完全に覆われているフローティングゲート型不揮発性半導体メモリ装置において、前記フローティングゲート電極は上層と下層の不純物濃度が中間層の不純物濃度よりも高くなった3層構造をなし、フローティングゲート電極のエッジが丸味を帯びていることを特徴とする不揮発性半導体メモリ装置。
IPC (2)：
H01L 29/788
, H01L 29/792
